Câu hỏi: Phương pháp vào ra dữ liệu kiểu truy nhập trực tiếp bộ nhớ

A. Là phương pháp thường được áp dụng khi vào ra dữ liệu với đĩa từ

B. Do thiết bị ngoại vi chủ động khởi động quá trình vào ra và CPU điều khiển quá trình vào ra

C. Là phương pháp vào ra dữ liệu bằng chương trình và do thiết bị DMAC điều khiển

D. Có tốc độ truy xuất dữ liệu cao hơn và độ tin cậy thấp hơn phương pháp vào ra có thăm dò và theo ngắt cứng

Câu 1: Giả sử bộ nhớ chính có bus địa chỉ 24 bit cache có 8 khối thì số bit dành cho số hiệu thẻ trong 1 khối cache là:

A. 24 bits

B. 27 bits

C. 3 bits

D. 21 bits

Câu 2: Hệ thống DMA trong máy vi tính

A. Sử dụng 2 DMAC8237 ghép tầng với chân HLDA của DMAC số 1 nối với DRQ0 của DMACsố 2

B. Sử dụng 2 DMAC8237 ghép tầng với chân HLDA của DMAC số 1 nối với DACK của DMACsố 2

C. Sử dụng 2 DMAC8237 ghép tầng với chân HOLD của DMAC số 1 nối với DRQ0 của DMACsố 2

D. Sử dụng 2 DMAC8237 ghép tầng với chân HOLD của DMAC số 1 nối với DACK của DMACsố 2

Câu 3: Trong chế độ bảo vệ theo cơ chế quản lý bộ nhớ phân trang giả sử lối vào bảng trang PTE tương ứng với trang nhớ cần truy nhập có giá trị 8E012345h, thì địa chỉ vật lý của ô nhớ cần truy nhập có thể là

A. 100011100000000100100011010001002

B. 100011110000000100100011010001012

C. 100011100000000110100011010001012

D. 100011100000000100110011010001012

Câu 4: Trong cơ chế quản lý bộ nhớ theo phân trang để xác định được địa chỉ vật lý của ô nhớ cần dựa vào

A. Địa chỉ tuyến tính của ô nhớ

B. Địa chỉ logic của ô nhớ

C. Địa chỉ tuyến tính, các thanh ghi điều khiển, vị trí thư mục trang, vị trí bảng trang, vị trí trang

D. Địa chỉ tuyến tính, nội dung của CR3

Câu 5: Khi thực hiện vào/ra dữ liệu theo kiểu DMA thiết bị vào/ra liên lạc với DMAC qua tín hiệu:

A. DRQ

B. DRQ và HOLD

C. DACK và HOLD

D. DRQ và DACK

Câu 6: Địa chỉ vật lý của ô nhớ cần truy nhập trong chế độ bảo vệ theo cơ chế phân trang với CPU 32 bit được xác định

A. Từ địa chỉ nền của trang và địa chỉ offset

B. Bằng cách kết hợp 20 bit cao của địa chỉ nền trang và  12 bit thấp là địa chỉ offset

C. Bằng cách kết hợp 20 bit cao của địa chỉ nền trang và các bits A11-A0 của địa chỉ tuyến tính

D. Từ thông tin lối vào bảng trang PTE và địa chỉ tuyến tính