Câu hỏi: Khi thực hiện vào/ra dữ liệu theo kiểu DMA thiết bị vào/ra liên lạc với DMAC qua tín hiệu:

A. DRQ

B. DRQ và HOLD

C. DACK và HOLD

D. DRQ và DACK

Câu 1: Trong chế độ bảo vệ theo cơ chế quản lý bộ nhớ phân trang giả sử lối vào bảng trang PTE tương ứng với trang nhớ cần truy nhập có giá trị 8E012345h, thì địa chỉ vật lý của ô nhớ cần truy nhập có thể là

A. 100011100000000100100011010001002

B. 100011110000000100100011010001012

C. 100011100000000110100011010001012

D. 100011100000000100110011010001012

Câu 2: Khi truy nhập bộ nhớ cache với cache có 8 khối và bus địa chỉ 24 bit thì bộ điều khiển bộ nhớ sẽ dùng

A. 4 bit để xác đinh vị trí khối cache

B. 8 bit thấp để xác định vị trí khối cache

C. 3 bit để xác định vị trí khối cache

D. 3 bit A23A22A21 để xác định vị trí khối cache

Câu 3: Trong máy vi tính  PIC 8259 có chức năng 

A. Gửi tín hiệu yêu cầu ngắt INT tới CPU và nhận tín hiệu trả lời INTA

B. Nhận tối đa 8 yêu cầu ngắt từ các thiết bị

C. Thực hiện chương trình con phục vụ ngắt tương ứng với số hiệu ngắt nhận được

D. Nhận các yêu cầu ngắt từ các thiết bị, xác định ngắt ưu tiên, cung cấp số hiệu ngắt cho CPU và cho phép/cấm các yêu cầu ngắt kích hoạt hệ thống ngắt cứng

Câu 4: Hệ thống DMA trong máy vi tính

A. Sử dụng 2 DMAC8237 ghép tầng với chân HLDA của DMAC số 1 nối với DRQ0 của DMACsố 2

B. Sử dụng 2 DMAC8237 ghép tầng với chân HLDA của DMAC số 1 nối với DACK của DMACsố 2

C. Sử dụng 2 DMAC8237 ghép tầng với chân HOLD của DMAC số 1 nối với DRQ0 của DMACsố 2

D. Sử dụng 2 DMAC8237 ghép tầng với chân HOLD của DMAC số 1 nối với DACK của DMACsố 2

Câu 5: Trong việc vào/ra dữ liệu khi thiết bị ngoại vi gửi một dữ liệu cho máy tính dữ liệu này được đưa vào:

A. Thanh ghi trạng thái(1)

B. Thanh ghi dữ liệu(2)

C. Thanh ghi điều khiển(3)

D. Cả (1),(2),(3) đều đúng

Câu 6: Khẳng định nào sau đây là đúng

A. Tốc độ truy nhập dữ liệu vào DRAM nhanh hơn so với truy nhập vào Cache

B. Tốc độ truy nhập dữ liệu vào Cache nhanh hơn so với truy nhập vào các thanh ghi của CPU

C. Tốc độ truy nhập dữ liệu vào Cache, DRAM là như nhau

D. Tốc độ truy nhập dữ liệu vào DRAM nhanh hơn so với truy nhập vào bộ nhớ thứ cấp