Câu hỏi: Trong chế độ bảo vệ theo cơ chế quản lý bộ nhớ phân trang giả sử địa chỉ tuyến tính 32 bit có giá trị 567A9541h, và nội dung của PTE tương ứng là 56788123h thì địa chỉ vật lý của ô nhớ cần truy nhập là

A. 567A8123h

B. 56788541h

C. 95415678h

D. 56789541h

Câu 1: Thanh ghi trạng thái của thiết bị giao diện:

A. Chứa các bit thông tin phản ánh trạng thái kết quả thực hiện các lệnh vào/ra dữ liệu

B. Chứa các bit thông tin phản ánh trạng thái có hỏng hóc hay không của thiết bị vào/ra

C. Chứa các bit thông tin phản ánh trạng thái làm việc của thiết bị giao diện và thiết bị ngoại vi

D. Chứa các bit thông tin phản ánh trạng thái làm việc của CPU

Câu 2: Để CPU có thể thực hiện trao đổi thông tin với các thiết bị vào\ra với độ tin cậy cao thì

A. Chỉ cần kết nối tốt về mặt vật lý giữa thiết bị vào/ra và CPU

B. Kết nối về mặt vật lý không quan trọng mà quan trọng ở phương pháp vào/ra dữ liệu

C. Cần kết nối vật lý một cách thích hợp giữa CPU và thiết bị vào/ra

D. Ngoài kết nối vật lý thích hợp cần pahỉ áp dụng các phương pháp vào/ra dữ liệu thích hợp

Câu 3: Khi truy nhập khối Cache với Cache có 4 khối và bus địa chỉ 24 bit thì bộ điều khiển bộ nhớ sẽ tách

A. 4 bit đia chỉ để xác định vị trí khối cache trong bộ nhớ cache

B. 2 bit địa chỉ đưa vào thanh ghi địa chỉ  bộ nhớ MAR

C. các bit địa chỉ A1A0 đưa vào thanh ghi địa chỉ bộ nhớ MAR

D. 22 bit để xác định số hiệu thẻ của khối cache cần truy nhập

Câu 4: DMAC8237 có thể hoạt động theo 1 trong

A. 2 kiểu truyền dữ liệu

B. 3 kiểu truyền dữ liệu

C. 4 kiểu truyền dữ liệu

D. 5 kiểu truyền dữ liệu

Câu 5: Khi áp dụng kỹ thuật ghi xuyên trong thao tác ghi bộ nhớ thì

A. Thời gian ghi bộ nhớ giảm

B. Thời gian ghi bộ nhớ tăng

C. Cần phải sử dụng bit cờ trong khối cache

D. Nội dung bộ nhớ chính có thể thay đổi

Câu 6: Trong mô hình tổ chức bộ nhớ theo phân cấp sự xuất hiện của bộ nhớ cache với mục đích chính là:

A. Giảm thời gian trung bình truy nhập bộ nhớ

B. Tăng khả năng lưu trữ của hệ thống nhớ

C. Giảm thời gian trung bình truy nhập bộ nhớ và tăng khả năng lưu trữ của hệ thống nhớ

D. Giảm tải cho bộ nhớ DRAM