Câu hỏi: Khi truy nhập khối Cache với Cache có 4 khối và bus địa chỉ 24 bit thì bộ điều khiển bộ nhớ sẽ tách

A. 4 bit đia chỉ để xác định vị trí khối cache trong bộ nhớ cache

B. 2 bit địa chỉ đưa vào thanh ghi địa chỉ  bộ nhớ MAR

C. các bit địa chỉ A1A0 đưa vào thanh ghi địa chỉ bộ nhớ MAR

D. 22 bit để xác định số hiệu thẻ của khối cache cần truy nhập

Câu 1: Khi truy nhập bộ nhớ cache với cache có 8 khối và bus địa chỉ 24 bit thì bộ điều khiển bộ nhớ sẽ dùng

A. 4 bit để xác đinh vị trí khối cache

B. 8 bit thấp để xác định vị trí khối cache

C. 3 bit để xác định vị trí khối cache

D. 3 bit A23A22A21 để xác định vị trí khối cache

Câu 2: Chuẩn RS-232 quy định

A. kích thước cáp nối giữa DTE và DCE là 20 mét

B. mức tín hiệu là 25V

C. sử dụng loại đầu nối 9 chân DB9

D. phương pháp truyền dữ liệu là không đồng bộ về pha

Câu 3: Trong mô hình tổ chức bộ nhớ theo phân cấp, tỷ lệ quy chiếu “trúng” cache là:

A. 100%

B. Nhỏ hơn 50%

C. Rất cao

D. Rất thấp

Câu 4: Trong mô hình tổ chức bộ nhớ theo phân cấp sự xuất hiện của bộ nhớ cache với mục đích chính là:

A. Giảm thời gian trung bình truy nhập bộ nhớ

B. Tăng khả năng lưu trữ của hệ thống nhớ

C. Giảm thời gian trung bình truy nhập bộ nhớ và tăng khả năng lưu trữ của hệ thống nhớ

D. Giảm tải cho bộ nhớ DRAM

Câu 5: Khẳng định nào sau đây là đúng

A. Tốc độ truy nhập dữ liệu vào DRAM nhanh hơn so với truy nhập vào Cache

B. Tốc độ truy nhập dữ liệu vào Cache nhanh hơn so với truy nhập vào các thanh ghi của CPU

C. Tốc độ truy nhập dữ liệu vào Cache, DRAM là như nhau

D. Tốc độ truy nhập dữ liệu vào DRAM nhanh hơn so với truy nhập vào bộ nhớ thứ cấp

Câu 6: Về mặt logic một khối trong bộ nhớ cache

A. Chỉ chứa dữ liệu

B. Chứa số hiệu thẻ, bit cờ và khối dữ liệu

C. Chứa khối dữ liệu và bit cờ

D. Chứa địa chỉ của các ô nhớ có dữ liệu hay được sử dụng