Câu hỏi: Khi truy nhập khối Cache với Cache có 4 khối và bus địa chỉ 24 bit thì bộ điều khiển bộ nhớ sẽ tách

A. 4 bit đia chỉ để xác định vị trí khối cache trong bộ nhớ cache

B. 2 bit địa chỉ đưa vào thanh ghi địa chỉ  bộ nhớ MAR

C. các bit địa chỉ A1A0 đưa vào thanh ghi địa chỉ bộ nhớ MAR

D. 22 bit để xác định số hiệu thẻ của khối cache cần truy nhập

Câu 1: Cơ sở để tổ chức bộ nhớ phân cấp là

A. Tại một thời điểm CPU chỉ truy xuất dữ liệu nằm trong một vùng nhớ có kích thước nhỏ

B. Trong thời khoảng xác định CPU chỉ truy xuất dữ liệu nằm trong một vùng nhớ có kích thước nhỏ

C. CPU chỉ cần truy xuất dữ liệu nằm trong vùng nhớ có kích thước nhỏ khi thực hiện lệnh trong chương trình

D. Kỹ thuật điện tử bán dẫn và công nghệ chế tạo bộ nhớ phát triển

Câu 2: Trong chế độ bảo vệ theo cơ chế quản lý bộ nhớ phân trang giả sử địa chỉ tuyến tính 32 bit có giá trị 567A9541h, và nội dung của PTE tương ứng là 56788123h thì địa chỉ vật lý của ô nhớ cần truy nhập là

A. 567A8123h

B. 56788541h

C. 95415678h

D. 56789541h

Câu 3: Chuẩn RS-232 quy định

A. kích thước cáp nối giữa DTE và DCE là 20 mét

B. mức tín hiệu là 25V

C. sử dụng loại đầu nối 9 chân DB9

D. phương pháp truyền dữ liệu là không đồng bộ về pha

Câu 4: Trong mô hình tổ chức bộ nhớ theo phân cấp, tỷ lệ quy chiếu “trúng” cache là:

A. 100%

B. Nhỏ hơn 50%

C. Rất cao

D. Rất thấp

Câu 5: Phương pháp vào ra theo thăm dò có ưu điểm là:

A. Tốc độ vào/ra dữ liệu cao

B. Tăng hiệu quả làm việc của CPU

C. Có độ tin cậy cao

D. Chi phí thấp

Câu 6: Bộ nhớ cache được sử dụng để

A. Lưu trữ các lệnh và dữ liệu thường được sử dụng nhiều trong quá trình thực hiện chương trình

B. Lưu trữ những chương trình có tần suất sử dụng cao

C. Lưu trữ những chương trình quan trọng của hệ điều hành

D. Bổ sung dung lượng nhớ cho DRAM khi cần thiết