Câu hỏi: Giả sử bộ nhớ chính có bus địa chỉ 24 bit cache có 8 khối thì số bit dành cho số hiệu thẻ trong 1 khối cache là:

A. 24 bits

B. 27 bits

C. 3 bits

D. 21 bits

Câu 1: Trong cơ chế quản lý bộ nhớ theo phân trang để xác định được địa chỉ vật lý của ô nhớ cần dựa vào

A. Địa chỉ tuyến tính của ô nhớ

B. Địa chỉ logic của ô nhớ

C. Địa chỉ tuyến tính, các thanh ghi điều khiển, vị trí thư mục trang, vị trí bảng trang, vị trí trang

D. Địa chỉ tuyến tính, nội dung của CR3

Câu 2: Bộ nhớ cache được sử dụng để

A. Lưu trữ các lệnh và dữ liệu thường được sử dụng nhiều trong quá trình thực hiện chương trình

B. Lưu trữ những chương trình có tần suất sử dụng cao

C. Lưu trữ những chương trình quan trọng của hệ điều hành

D. Bổ sung dung lượng nhớ cho DRAM khi cần thiết

Câu 3: Khi thực hiện vào/ra dữ liệu theo kiểu DMA thiết bị DMAC bắt tay với CPU thông qua tín hiệu:

A. HOLD

B. DACK và HOLD

C. DRQ và HOLD

D. HOLD và HLDA

Câu 4: Trong cấu trúc phần cứng của các hệ thống vào/ra dữ liệu

A. Thiết bị ngoại vi kết nối trực tiếp tới hệ thống bus

B. Thiết bị ngoại vi kết nối với hệ thống bus thông qua thiết bị giao diện

C. Trong một số trường hợp thiết bị giao diện là không cần thiết

D. Thiết bị ngoại vi vừa kết nối với thiết bị giao diện, vừa kết nối trực tiếp với hệ thống bus để tiện trao đổi dữ liệu

Câu 5: Về mặt logic một khối trong bộ nhớ cache

A. Chỉ chứa dữ liệu

B. Chứa số hiệu thẻ, bit cờ và khối dữ liệu

C. Chứa khối dữ liệu và bit cờ

D. Chứa địa chỉ của các ô nhớ có dữ liệu hay được sử dụng

Câu 6: Khi thực hiện vào/ra dữ liệu theo phương pháp có thăm dò với nhiều thiết bị thì có nhược điểm là:

A. Tốc độ vào/ra dữ liệu chậm(1)

B. Độ tin cậy của phương pháp giảm đi rất nhiều(2)

C. Độ tin cậy cao nhưng tốc độ vào/ra dữ liệu chậm

D. Kết hợp (1) và (2)