Câu hỏi: Khi áp dụng kỹ thuật ghi xuyên trong thao tác ghi bộ nhớ thì

A. Thời gian ghi bộ nhớ giảm

B. Thời gian ghi bộ nhớ tăng

C. Cần phải sử dụng bit cờ trong khối cache

D. Nội dung bộ nhớ chính có thể thay đổi

Câu 1: Về mặt logic một khối trong bộ nhớ cache

A. Chỉ chứa dữ liệu

B. Chứa số hiệu thẻ, bit cờ và khối dữ liệu

C. Chứa khối dữ liệu và bit cờ

D. Chứa địa chỉ của các ô nhớ có dữ liệu hay được sử dụng

Câu 2: Ngắt cứng là

A. Sự ngắt quãng làm việc đột ngột của CPU do trục trặc về phần cứng

B. Sự kiện CPU tạm dừng tiến trình đang thực hiện để chuyển sang thực hiện quá trình phục vụ ngắt

C. Sự ngắt quãng làm việc luân phiên của các thiết bị để tránh tình trạng phải làm việc trong khoảng thời gian dài liên tục

D. Sự kiện CPU bị tạm dừng tiến trình đang thực hiện để chuyển sang thực hiện quá trình phục vụ ngắt

Câu 3: Khi truy nhập khối Cache với Cache có 4 khối và bus địa chỉ 24 bit thì bộ điều khiển bộ nhớ sẽ tách

A. 4 bit đia chỉ để xác định vị trí khối cache trong bộ nhớ cache

B. 2 bit địa chỉ đưa vào thanh ghi địa chỉ  bộ nhớ MAR

C. các bit địa chỉ A1A0 đưa vào thanh ghi địa chỉ bộ nhớ MAR

D. 22 bit để xác định số hiệu thẻ của khối cache cần truy nhập

Câu 4: Hệ thống DMA trong máy vi tính

A. Sử dụng 2 DMAC8237 ghép tầng với chân HLDA của DMAC số 1 nối với DRQ0 của DMACsố 2

B. Sử dụng 2 DMAC8237 ghép tầng với chân HLDA của DMAC số 1 nối với DACK của DMACsố 2

C. Sử dụng 2 DMAC8237 ghép tầng với chân HOLD của DMAC số 1 nối với DRQ0 của DMACsố 2

D. Sử dụng 2 DMAC8237 ghép tầng với chân HOLD của DMAC số 1 nối với DACK của DMACsố 2

Câu 5: Địa chỉ vật lý của ô nhớ cần truy nhập trong chế độ bảo vệ theo cơ chế phân trang với CPU 32 bit được xác định

A. Từ địa chỉ nền của trang và địa chỉ offset

B. Bằng cách kết hợp 20 bit cao của địa chỉ nền trang và  12 bit thấp là địa chỉ offset

C. Bằng cách kết hợp 20 bit cao của địa chỉ nền trang và các bits A11-A0 của địa chỉ tuyến tính

D. Từ thông tin lối vào bảng trang PTE và địa chỉ tuyến tính

Câu 6: Trong mô hình tổ chức bộ nhớ theo phân cấp, tỷ lệ quy chiếu “trúng” cache là:

A. 100%

B. Nhỏ hơn 50%

C. Rất cao

D. Rất thấp