Câu hỏi: Khi truy nhập bộ nhớ cache với cache có 8 khối và bus địa chỉ 24 bit thì bộ điều khiển bộ nhớ sẽ dùng
A. 4 bit để xác đinh vị trí khối cache
B. 8 bit thấp để xác định vị trí khối cache
C. 3 bit để xác định vị trí khối cache
D. 3 bit A23A22A21 để xác định vị trí khối cache
Câu 1: Trong việc vào/ra dữ liệu khi CPU muốn đưa dữ liệu ra thiết bị vào/ra thực chất là:
A. CPU đưa dữ liệu ra thanh ghi dữ liệu
B. CPU đưa dữ liệu ra thanh ghi dữ liệu và thanh ghi điều khiển
C. CPU đưa dữ liệu ra thanh ghi dữ liệu, thanh ghi trạng thái
D. CPU đưa dữ liệu ra thanh ghi dữ liệu, trạng thái, điều khiển
30/08/2021 8 Lượt xem
Câu 2: Khi thực hiện vào/ra dữ liệu theo kiểu DMA thiết bị vào/ra liên lạc với DMAC qua tín hiệu:
A. DRQ
B. DRQ và HOLD
C. DACK và HOLD
D. DRQ và DACK
30/08/2021 6 Lượt xem
Câu 3: Thiết bị vào/ra gửi tín hiệu yêu cầu ngắt cứng cho PIC bằng đường tín hiệu:
A. INT
B. INTA
C. IRQ
D. INT và IRQ
30/08/2021 7 Lượt xem
Câu 4: Cơ sở để tổ chức bộ nhớ phân cấp là
A. Tại một thời điểm CPU chỉ truy xuất dữ liệu nằm trong một vùng nhớ có kích thước nhỏ
B. Trong thời khoảng xác định CPU chỉ truy xuất dữ liệu nằm trong một vùng nhớ có kích thước nhỏ
C. CPU chỉ cần truy xuất dữ liệu nằm trong vùng nhớ có kích thước nhỏ khi thực hiện lệnh trong chương trình
D. Kỹ thuật điện tử bán dẫn và công nghệ chế tạo bộ nhớ phát triển
30/08/2021 7 Lượt xem
Câu 5: Khi thực hiện vào/ra dữ liệu theo kiểu DMA thì:
A. Dữ liệu được chuyển trực tiếp từ thiết bị vào/ra vào bộ nhớ dưới sự điều khiển của CPU
B. Dữ liệu được chuyển trực tiếp giữa thiết bị vào/ra và bộ nhớ dưới sự điều khiển của DMAC
C. Dữ liệu được CPU đọc từ thiết bị vào/ra rồi ghi vào bộ nhớ hoặc ngược lại
D. Dữ liệu được DMAC đọc từ thiết bị vào/ra rồi ghi vào bộ nhớ hoặc ngược lại
30/08/2021 8 Lượt xem
Câu 6: Địa chỉ vật lý của ô nhớ cần truy nhập trong chế độ bảo vệ theo cơ chế phân trang với CPU 32 bit được xác định
A. Từ địa chỉ nền của trang và địa chỉ offset
B. Bằng cách kết hợp 20 bit cao của địa chỉ nền trang và 12 bit thấp là địa chỉ offset
C. Bằng cách kết hợp 20 bit cao của địa chỉ nền trang và các bits A11-A0 của địa chỉ tuyến tính
D. Từ thông tin lối vào bảng trang PTE và địa chỉ tuyến tính
30/08/2021 6 Lượt xem
Câu hỏi trong đề: Bộ câu hỏi trắc nghiệm kiến trúc máy tính có đáp án - Phần 11
- 6 Lượt thi
- 50 Phút
- 50 Câu hỏi
- Người đi làm
Cùng chủ đề Bộ câu hỏi trắc nghiệm kiến trúc máy tính có đáp án
- 1.7K
- 55
- 50
-
75 người đang thi
- 1.2K
- 9
- 50
-
20 người đang thi
- 1.7K
- 6
- 50
-
86 người đang thi
- 1.2K
- 5
- 20
-
49 người đang thi
Chia sẻ:
Đăng Nhập để viết bình luận