Câu hỏi: Trong chế độ bảo vệ theo cơ chế quản lý bộ nhớ phân trang giả sử địa chỉ tuyến tính 32 bit có giá trị 567A9541h, thì địa chỉ vật lý của ô nhớ cần truy nhập có thể là

A. 0101011001111010001110010101010100012

B. 0101011001111010001110010101011000012

C. 0111110000111100001110010101010000012

D. 0101011001111010001110010101110000012

Câu 1: Hai phương pháp nào sau đây thuộc cùng một nhóm các phương pháp vào/ra dữ liệu:

A. Vào/ra theo định trình và vào/ra theo ngắt cứng

B. Vào/ra có thăm dò và vào/ra theo kiểu DMA

C. Vào/ra theo ngắt cứng và vào/ra theo kiểu DMA

D. Vào/ra theo kiểu DMA và vào/ra theo định trình

Câu 2: Bộ nhớ thứ cấp chiếm

A. Toàn bộ dung lượng ổ đĩa cứng vật lý

B. Toàn bộ dung lượng phân vùng có cài đặt hệ điều hành

C. Một phần (nhỏ) dung lượng của phân vùng cài đặt hệ điều hành

D. Một phần (nhỏ) dung lượng ổ đĩa cứng vật lý

Câu 3: Bit cờ F trong khối Cache

A. Dùng để xác định việc thực hiện ghi dữ liệu từ khối cache ra bộ nhớ chính trong kỹ thuật ghi xuyên

B. Dùng để xác định việc thực hiện ghi dữ liệu từ khối cache ra bộ nhớ chính trong kỹ thuật sao lưu

C. Dùng để xác định sự thay đổi nội dung của dữ liệu trong Cache

D. Có giá trị bằng 1 khi có sự thay đổi dữ liệu trong Cache

Câu 4: Cơ sở để tổ chức bộ nhớ phân cấp là

A. Tại một thời điểm CPU chỉ truy xuất dữ liệu nằm trong một vùng nhớ có kích thước nhỏ

B. Trong thời khoảng xác định CPU chỉ truy xuất dữ liệu nằm trong một vùng nhớ có kích thước nhỏ

C. CPU chỉ cần truy xuất dữ liệu nằm trong vùng nhớ có kích thước nhỏ khi thực hiện lệnh trong chương trình

D. Kỹ thuật điện tử bán dẫn và công nghệ chế tạo bộ nhớ phát triển

Câu 5: Trong mô hình tổ chức bộ nhớ theo phân cấp sự xuất hiện của bộ nhớ cache với mục đích chính là:

A. Giảm thời gian trung bình truy nhập bộ nhớ

B. Tăng khả năng lưu trữ của hệ thống nhớ

C. Giảm thời gian trung bình truy nhập bộ nhớ và tăng khả năng lưu trữ của hệ thống nhớ

D. Giảm tải cho bộ nhớ DRAM

Câu 6: Trong máy vi tính DMAC8237

A. Nhận các yêu cầu DRQi từ thiết bị và gửi tín hiệu DACK tới thiết bị

B. Gửi tín hiệu HOLD tới CPU và nhận tín hiệu trả lời HLDA

C. Nhận tín hiệu yêu cầu DRQi và điều khiển quá trình vào ra trực tiếp giữa bộ nhớ và thiết bị ngoại vi sau khi nhận được tín hiệu HLDA

D. Hỗ trợ CPU thực hiện quá trình vào ra dữ liệu trực tiếp giữa bộ nhớ và CPU khi có tín hiệu DRQi