Câu hỏi: Cho chip nhớ như hình vẽ, đây là ký hiệu của:

A. SRAM 8K x 16 bit                  

B. DRAM 8K x 16 bit

C. SRAM 64M x 16 bit 

D. DRAM 64M x 16 bit

Câu 1: Xét sơ đồ phân cấp hệ thống nhớ, phát biểu nào sau đây là sai:

A. Mức thanh ghi là mức trao đổi nhanh nhất

B. Mức thanh ghi là mức trao đổi chậm nhất

C. Mức cache được chia thành hai mức

D. Mức cache là mức gần thanh ghi nhất

Câu 2: Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là sai:

A. TT Random cho tỉ lệ cache hit thấp nhất

B. TT LRU cho tỉ lệ cache hit cao nhất

C. TT FIFO cho tỉ lệ cache hit cao nhất

D. TT LFU cho tỉ lệ cache hit tương đối cao

Câu 3: Trong kỹ thuật ánh xạ liên kết hoàn toàn, các trường địa chỉ là:

A. Tag + Word + Line

B. Tag + Word

C. Tag + Line + Word

D. Tag + Line

Câu 4: Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 32 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ liên kết hoàn toàn, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 13 + 11 + 2  

B. 14 + 10 + 2

C. 23 + 3      

D. 24 + 2

Câu 5: Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM:

A. 4K x 4 bit để có modul nhớ 4K x 8 bit

B.  4K x 2 bit để có modul nhớ 4K x 8 bit

C. 8K x 4 bit để có modul nhớ 8K x 8 bit

D. 8K x 2 bit để có modul nhớ 16K x 2 bit

Câu 6: Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 8 byte, độ dài ngăn nhớ: 1 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 12 + 10 + 5     

B. 13 + 10 + 4

C. 14 + 11 + 2           

D.  14 + 10 + 3