Câu hỏi: Xét sơ đồ phân cấp hệ thống nhớ, phát biểu nào sau đây là đúng:

A. Từ bộ nhớ cache đến bộ nhớ ngoài, tốc độ nhanh dần

B. Từ thanh ghi đến bộ xử lý, tốc độ tăng dần

C. Từ bộ nhớ ngoài đến thanh ghi, dung lượng giảm dần

D. Từ bộ nhớ trong đến bộ nhớ cache, tần suất truy nhập giảm dần

Câu 1: Cho máy tính có dung lượng bộ nhớ chính: 512MB, cache: 128KB, line: 64 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 11 + 11 + 5     

B. 12 + 11 + 4

C. 12 + 12 + 3               

D. 11 + 12 + 4

Câu 2: Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM:

A. 32K x 8 bit để có modul nhớ 32K x 16 bit

B. 16K x 4 bit để có modul nhớ 32K x 8 bit 

C. 16K x 4 bit để có modul nhớ 16K x 16 bit

D.  32K x 4 bit để có modul nhớ 32K x 16 bit

Câu 3: Hình vẽ dưới là sơ đồ kết nối của 4 IC SRAM:

A. 2K x 8 bit để có modul nhớ 8K x 8 bit

B. 2K x 4 bit để có modul nhớ 8K x 8 bit 

C. 1K x 4 bit để có modul nhớ 4K x 4 bit

D. 1K x 4 bit để có modul nhớ 4K x 8 bit

Câu 4: Đối với bộ nhớ chính (BNC) máy tính, phát biểu nào sau đây là sai: 

A. Chứa các chương trình và dữ liệu dưới dạng thư viện

B. Về nguyên tắc, người lập trình có thể can thiệp vào toàn bộ BNC

C. Việc quản lý logic BNC tuỳ thuộc vào từng hệ điều hành

D. Được đánh địa chỉ trực tiếp bởi bộ xử lý

Câu 5: Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:

A. LIFO là TT thay đi block cũ nhất trong các block hiện nay

B. LTU là TT thay đi block có tần suất truy nhập ít nhất

C. LVU là TT thay đi block truy nhập gần đây ít nhất

D. Tất cả đều sai

Câu 6: Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là sai:

A. TT Random cho tỉ lệ cache hit thấp nhất

B. TT LRU cho tỉ lệ cache hit cao nhất

C. TT FIFO cho tỉ lệ cache hit cao nhất

D. TT LFU cho tỉ lệ cache hit tương đối cao