Câu hỏi: Hình vẽ dưới đây là sơ đồ kết nối của 2 IC SRAM:

A. 4K x 4 bit để có modul nhớ 8K x 4 bit

B. 8K x 4 bit để có modul nhớ 16K x 4 bit 

C. 8K x 4 bit để có modul nhớ 8K x 8 bit

D. 4K x 4 bit để có modul nhớ 4K x 8 bit

Câu 1: Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là sai:

A. TT Random cho tỉ lệ cache hit thấp nhất

B. TT LRU cho tỉ lệ cache hit cao nhất

C. TT FIFO cho tỉ lệ cache hit cao nhất

D. TT LFU cho tỉ lệ cache hit tương đối cao

Câu 2: Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là sai:

A. FIFO là TT thay đi block cũ nhất trong các block hiện nay

B. FIFO là TT thay đi block có tần suất truy nhập ít nhất

C. LRU là TT thay đi block truy nhập gần đây ít nhất

D. Random là TT thay đi block ngẫu nhiên

Câu 3: Với chip nhớ SRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

A. 2m x n bit

B. 22n x m bit

C. 22m x n bit

D. 2n x m bit

Câu 4: Hình vẽ dưới đây là sơ đồ kết nối 4 IC SRAM:

A. 8K x 4 bit để có modul nhớ 16K x 8 bit

B. 8K x 4 bit để có modul nhớ 16K x 4 bit

C. 8K x 8 bit để có modul nhớ 16K x 8 bit

D. 8K x 8 bit để có modul nhớ 16K x 16 bit

Câu 5: Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:

A. FIFO là TT thay đi block mới nhất trong các block hiện nay

B. LRU là TT thay đi block có tần suất truy nhập ít nhất

C. LFU là TT thay đi block truy nhập gần đây ít nhất 

D. Tất cả đều sai

Câu 6: Hình vẽ dưới là sơ đồ kết nối của 4 IC SRAM:

A. 4K x 8 bit để có modul nhớ 16K x 8 bit

B. 8K x 8 bit để có modul nhớ 32K x 8 bit

C. 8K x 8 bit để có modul nhớ 16K x 8 bit

D. 8K x 16 bit để có modul nhớ 16K x 16 bit