Câu hỏi: Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 64KB, line: 16 byte, độ dài  ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ liên kết hoàn toàn, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 13 + 11 + 2      

B. 12 + 12 + 2

C. 24 + 4            

D. 24 + 2

Câu 1: Xét sơ đồ phân cấp hệ thống nhớ, phát biểu nào sau đây là sai:

A. Mức thanh ghi là mức trao đổi nhanh nhất

B. Mức thanh ghi là mức trao đổi chậm nhất

C. Mức cache được chia thành hai mức

D. Mức cache là mức gần thanh ghi nhất

Câu 2: Đối với bộ nhớ chính (BNC) máy tính, phát biểu nào sau đây là sai: 

A. Chứa các chương trình và dữ liệu dưới dạng thư viện

B. Về nguyên tắc, người lập trình có thể can thiệp vào toàn bộ BNC

C. Việc quản lý logic BNC tuỳ thuộc vào từng hệ điều hành

D. Được đánh địa chỉ trực tiếp bởi bộ xử lý

Câu 3: Hình vẽ dưới đây là sơ đồ kết nối của 2 IC SRAM:

A. 32K x 8 bit để có modul nhớ 32K x 16 bit

B. 16K x 8 bit để có modul nhớ 32K x 8 bit

C. 32K x 4 bit để có modul nhớ 32K x 8 bit

D. 16K x 16 bit để có modul nhớ 32K x 16 bit

Câu 4: Với chip nhớ DRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

A. 22m x n bit

B. 22n x m bit

C.  22m x n byte

D. 22n x m byte

Câu 5: Hình vẽ dưới là sơ đồ kết nối của 2 IC SRAM:

A. 32K x 8 bit để có modul nhớ 32K x 16 bit  

B. 16K x 8 bit để có modul nhớ 32K x 8 bit

C. 32K x 8 bit để có modul nhớ 64K x 16 bit 

D. 32K x 8 bit để có modul nhớ 64K x 8 bit

Câu 6: Xét bộ nhớ cache, mỗi line được gắn thêm Tag là để:

A. Xác định block nào của bộ nhớ chính đang ở trong line

B. Xác định cache có dung lượng bao nhiêu

C. Xác định line có dung lượng bao nhiêu

D. Xác định cache có bao nhiêu line