Câu hỏi: Hình vẽ dưới là sơ đồ kết nối của 4 IC SRAM:

A. 2K x 8 bit để có modul nhớ 8K x 8 bit

B. 2K x 4 bit để có modul nhớ 8K x 8 bit 

C. 1K x 4 bit để có modul nhớ 4K x 4 bit

D. 1K x 4 bit để có modul nhớ 4K x 8 bit

Câu 1: Hình vẽ dưới là sơ đồ kết nối của 2 IC SRAM:

A. 2K x 4 bit để có modul nhớ 4K x 4 bit

B. 2K x 4 bit để có modul nhớ 4K x 8 bit

C. 2K x 4 bit để có modul nhớ 2K x 8 bit

D. 4K x 4 bit để có modul nhớ 8K x 4 bit

Câu 2: Với chip nhớ DRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

A. 2m x n bit

B.  22n x m bit

C. 22m x n bit

D. 2n x m bit

Câu 3: Đối với bộ nhớ cache, phát biểu nào sau đây là đúng: 

A. Cache có thể được đặt trên cùng chip với CPU

B. Bộ nhớ chính có tốc độ nhanh hơn cache

C. Bộ nhớ cache được đặt giữa bộ nhớ chính và bộ nhớ ngoài

D. Cache không được đặt trên cùng chip với CPU

Câu 4: Cache hoạt động nhờ vào nguyên lý:

A. Nguyên lý hoạt động của máy tính

B. Nguyên lý điều khiển ghi dữ liệu

C. Nguyên lý điều khiển đọc dữ liệu 

D. Nguyên lý định vị tham số bộ nhớ

Câu 5: Khi CPU truy nhập cache, có hai khả năng sau: 

A. Trượt cache, trúng cache

B. Sai cache, đúng cache

C. Trên cache, dưới cache

D. Trong cache, ngoài cache

Câu 6: Đối với bộ nhớ cache, xét kỹ thuật ánh xạ liên kết tập hợp, thứ tự tìm block trong cache được thực hiện dựa theo các giá trị trong địa chỉ do CPU phát ra như sau:

A. Word -> Set -> Tag

B. Set -> Word -> Tag 

C.  Set -> Tag -> Word

D. Word -> Tag -> Set