Câu hỏi: Đối với bộ nhớ cache, xét kỹ thuật ánh xạ liên kết tập hợp, thứ tự tìm block trong cache được thực hiện dựa theo các giá trị trong địa chỉ do CPU phát ra như sau:

A. Word -> Set -> Tag

B. Set -> Word -> Tag 

C.  Set -> Tag -> Word

D. Word -> Tag -> Set

Câu 1: Trong kỹ thuật ánh xạ trực tiếp, các trường địa chỉ là:

A. Tag + Word + Line

B. Tag + Word

C. Tag + Line + Word

D. Tag + Line

Câu 2: Đối với bộ nhớ cache, các thuật toán thay thế dữ liệu là: 

A. Ngẫu nhiên, FIFO, LRU, LFU

B. Ngẫu nhiên, LIFO, LRU, LFU

C. Ngẫu nhiên, FIFO, LFU, LTU

D. Ngẫu nhiên, LIFO, LTU, LVU

Câu 3: Hình vẽ dưới đây là sơ đồ kết nối của 2 IC SRAM:

A. 32K x 8 bit để có modul nhớ 32K x 16 bit

B. 16K x 8 bit để có modul nhớ 32K x 8 bit

C. 32K x 4 bit để có modul nhớ 32K x 8 bit

D. 16K x 16 bit để có modul nhớ 32K x 16 bit

Câu 4: Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 128 byte, độ dài ngăn nhớ: 4 byte, set: 8 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 13 + 8 + 5       

B. 13 + 7 + 6

C. 14 + 7 + 5         

D. 14 + 8 + 6

Câu 5: Đối với bộ nhớ chính (BNC) máy tính, phát biểu nào sau đây là sai: 

A. Chứa các chương trình và dữ liệu dưới dạng thư viện

B. Về nguyên tắc, người lập trình có thể can thiệp vào toàn bộ BNC

C. Việc quản lý logic BNC tuỳ thuộc vào từng hệ điều hành

D. Được đánh địa chỉ trực tiếp bởi bộ xử lý

Câu 6: Hình vẽ dưới là sơ đồ kết nối của 4 IC SRAM:

A. 4K x 8 bit để có modul nhớ 16K x 8 bit

B. 8K x 8 bit để có modul nhớ 32K x 8 bit

C. 8K x 8 bit để có modul nhớ 16K x 8 bit

D. 8K x 16 bit để có modul nhớ 16K x 16 bit