Câu hỏi: Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 32 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ liên kết hoàn toàn, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 13 + 11 + 2  

B. 14 + 10 + 2

C. 23 + 3      

D. 24 + 2

Câu 1: Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM:

A. 32K x 8 bit để có modul nhớ 32K x 16 bit

B. 16K x 4 bit để có modul nhớ 32K x 8 bit 

C. 16K x 4 bit để có modul nhớ 16K x 16 bit

D.  32K x 4 bit để có modul nhớ 32K x 16 bit

Câu 2: Hình vẽ dưới là sơ đồ kết nối của 4 IC SRAM:

A. 2K x 8 bit để có modul nhớ 8K x 8 bit

B. 2K x 4 bit để có modul nhớ 8K x 8 bit 

C. 1K x 4 bit để có modul nhớ 4K x 4 bit

D. 1K x 4 bit để có modul nhớ 4K x 8 bit

Câu 3: Hình vẽ dưới là sơ đồ kết nối của 2 IC SRAM:

A. 32K x 8 bit để có modul nhớ 32K x 16 bit  

B. 16K x 8 bit để có modul nhớ 32K x 8 bit

C. 32K x 8 bit để có modul nhớ 64K x 16 bit 

D. 32K x 8 bit để có modul nhớ 64K x 8 bit

Câu 4: Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:

A. FIFO là TT thay đi block mới nhất trong các block hiện nay

B. LRU là TT thay đi block có tần suất truy nhập ít nhất

C. LFU là TT thay đi block truy nhập gần đây ít nhất 

D. Tất cả đều sai

Câu 5: Cho máy tính có dung lượng bộ nhớ chính: 512MB, cache: 128KB, line: 64 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 11 + 11 + 5     

B. 12 + 11 + 4

C. 12 + 12 + 3               

D. 11 + 12 + 4

Câu 6: Đối với các phương pháp ghi dữ liệu vào cache, phát biểu nào sau đây là sai:

A. Write through: ghi đồng thời vào cả cache và bộ nhớ chính

B. Write back: chỉ ghi vào cache, khi block tương ứng bị thay thế thì mới ghi vào bộ nhớ chính

C. Cả a và b đều đúng

D. Cả a và b đều sai