Câu hỏi: Xét kỹ thuật ánh xạ trực tiếp khi truy nhập cache, thứ tự tìm block trong cache được thực hiện dựa theo các trường trong địa chỉ do CPU phát ra như sau:

A. Line -> Tag -> Word

B. Line -> Word -> Tag

C. Tag -> Line -> Word

D. Tag -> Word -> Line

Câu 1: Cho chip nhớ như hình vẽ, đây là ký hiệu của:

A. SRAM 4K x 8 bit

B. DRAM 4 K x 8 bit

C. SRAM 2K x 8 bit

D. DRAM 2 K x 8 bit

Câu 2: Đối với bộ nhớ cache, phát biểu nào sau đây là đúng: 

A. Cache có thể được đặt trên cùng chip với CPU

B. Bộ nhớ chính có tốc độ nhanh hơn cache

C. Bộ nhớ cache được đặt giữa bộ nhớ chính và bộ nhớ ngoài

D. Cache không được đặt trên cùng chip với CPU

Câu 3: Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM:

A. 32K x 8 bit để có modul nhớ 32K x 16 bit

B. 16K x 4 bit để có modul nhớ 32K x 8 bit 

C. 16K x 4 bit để có modul nhớ 16K x 16 bit

D.  32K x 4 bit để có modul nhớ 32K x 16 bit

Câu 4: Xét các thuật toán thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:

A. Không có thuật toán

B. Ánh xạ trực tiếp không có thuật toán thay thế

C. Hai ánh xạ liên kết (hoàn toàn và tập hợp) có 4 thuật toán

D. Cả b và c đều đúng

Câu 5: Đối với bộ nhớ cache, phát biểu nào sau đây là đúng:

A. Bộ nhớ ngoài nhận cả khối dữ liệu từ cache

B. Truyền dữ liệu giữa CPU và cache theo đơn vị khối nhớ 

C. Truyền dữ liệu giữa CPU và cache theo đơn vị từ nhớ

D. Khi cần, CPU nhận dữ liệu trực tiếp từ bộ nhớ chính

Câu 6: Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 32 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ liên kết hoàn toàn, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 13 + 11 + 2  

B. 14 + 10 + 2

C. 23 + 3      

D. 24 + 2