Câu hỏi: Đối với bộ nhớ cache, xét nguyên lý định vị về không gian, phát biểu nào sau đây là đúng: 

A. Mục thông tin vừa truy nhập thì xác suất lớn là sau đó các mục lân cận được truy nhập

B. Mục thông tin vừa truy nhập thì xác suất bé là sau đó các mục lân cận được truy nhập

C. Mục thông tin vừa truy nhập thì chắc chắn là sau đó các mục lân cận được truy nhập

D. Thông tin vừa truy nhập thì chắc chắn là sau đó các mục lân cận không được truy nhập

Câu 1: Đối với các phương pháp ghi dữ liệu vào cache, phát biểu nào sau đây là sai:

A. Write through: ghi đồng thời vào cả cache và bộ nhớ chính

B. Write back: chỉ ghi vào cache, khi block tương ứng bị thay thế thì mới ghi vào bộ nhớ chính

C. Cả a và b đều đúng

D. Cả a và b đều sai

Câu 2: Xét bộ nhớ cache, có các kỹ thuật ánh xạ địa chỉ sau đây: 

A. Trực tiếp, liên kết hoàn toàn, liên kết tập hợp

B. Liên kết hoàn toàn, liên kết phụ thuộc, gián tiếp

C. Liên kết tập hợp, liên kết phần tử, gián tiếp

D. Trực tiếp, liên kết phần tử, liên kết gián đoạn

Câu 3: Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM:

A. 4K x 4 bit để có modul nhớ 4K x 8 bit

B.  4K x 2 bit để có modul nhớ 4K x 8 bit

C. 8K x 4 bit để có modul nhớ 8K x 8 bit

D. 8K x 2 bit để có modul nhớ 16K x 2 bit

Câu 4: Hình vẽ dưới đây là sơ đồ kết nối của 2 IC SRAM:

A. 32K x 8 bit để có modul nhớ 32K x 16 bit

B. 16K x 8 bit để có modul nhớ 32K x 8 bit

C. 32K x 4 bit để có modul nhớ 32K x 8 bit

D. 16K x 16 bit để có modul nhớ 32K x 16 bit

Câu 5: Cho máy tính có dung lượng bộ nhớ chính: 512MB, cache: 128KB, line: 32 byte, độ dài ngăn nhớ: 2 byte, set: 4 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 12 + 12 + 4   

B.  13 + 11 + 4

C. 14 + 10 + 4    

D. 13 + 9 + 6

Câu 6: Hình vẽ dưới là sơ đồ kết nối của 4 IC SRAM:

A. 2K x 8 bit để có modul nhớ 8K x 8 bit

B. 2K x 4 bit để có modul nhớ 8K x 8 bit 

C. 1K x 4 bit để có modul nhớ 4K x 4 bit

D. 1K x 4 bit để có modul nhớ 4K x 8 bit