Câu hỏi: Khi thực hiện vào/ra dữ liệu theo kiểu DMA thì:

A. Dữ liệu được chuyển trực tiếp từ thiết bị vào/ra vào bộ nhớ dưới sự điều khiển của CPU

B. Dữ liệu được chuyển trực tiếp giữa thiết bị vào/ra và bộ nhớ dưới sự điều khiển của DMAC

C. Dữ liệu được CPU đọc từ thiết bị vào/ra rồi ghi vào bộ nhớ hoặc ngược lại

D. Dữ liệu được DMAC đọc từ thiết bị vào/ra rồi ghi vào bộ nhớ hoặc ngược lại

Câu 1: Trong máy tính PC bộ nhớ cache

A. Được cấu tạo từ bán dẫn

B. Ccó dung lương nhớ nhỏ hơn hoặc bằng bộ nhớ chính

C. Có vị trí trung gian giữa CPU và bộ nhớ chính

D. Có tốc độ truy xuất nhanh hơn

Câu 2: Mục đích tổ chức bộ nhớ phân cấp là

A. Phối hợp nhịp làm việc của CPU và bộ nhớ

B. Tăng tốc độ (trung bình) truy xuất hệ thống bộ nhớ

C. Phối hợp nhịp làm việc của CPU và bộ nhớ và tăng độ tin cậy của quá trình truy xuất bộ nhớ

D. Tăng tốc độ (trung bình) truy xuất hệ thống bộ nhớ và tăng dung lượng nhớ

Câu 3: Khẳng định nào sau đây là đúng

A. Tốc độ truy nhập dữ liệu vào DRAM nhanh hơn so với truy nhập vào Cache

B. Tốc độ truy nhập dữ liệu vào Cache nhanh hơn so với truy nhập vào các thanh ghi của CPU

C. Tốc độ truy nhập dữ liệu vào Cache, DRAM là như nhau

D. Tốc độ truy nhập dữ liệu vào DRAM nhanh hơn so với truy nhập vào bộ nhớ thứ cấp

Câu 4: Để CPU có thể thực hiện trao đổi thông tin với các thiết bị vào\ra với độ tin cậy cao thì

A. Chỉ cần kết nối tốt về mặt vật lý giữa thiết bị vào/ra và CPU

B. Kết nối về mặt vật lý không quan trọng mà quan trọng ở phương pháp vào/ra dữ liệu

C. Cần kết nối vật lý một cách thích hợp giữa CPU và thiết bị vào/ra

D. Ngoài kết nối vật lý thích hợp cần pahỉ áp dụng các phương pháp vào/ra dữ liệu thích hợp

Câu 5: Trong mô hình tổ chức bộ nhớ theo phân cấp sự xuất hiện của bộ nhớ cache với mục đích chính là:

A. Giảm thời gian trung bình truy nhập bộ nhớ

B. Tăng khả năng lưu trữ của hệ thống nhớ

C. Giảm thời gian trung bình truy nhập bộ nhớ và tăng khả năng lưu trữ của hệ thống nhớ

D. Giảm tải cho bộ nhớ DRAM

Câu 6: Trong chế độ bảo vệ theo cơ chế quản lý bộ nhớ phân trang giả sử địa chỉ tuyến tính 32 bit có giá trị 567A9541h, thì địa chỉ vật lý của ô nhớ cần truy nhập có thể là

A. 0101011001111010001110010101010100012

B. 0101011001111010001110010101011000012

C. 0111110000111100001110010101010000012

D. 0101011001111010001110010101110000012