Câu hỏi: Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 16 byte, độ dài ngăn nhớ: 2 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 11 + 13 + 3            

B.  11 + 14 + 2

C. 12 + 13 + 4          

D. 12 + 12 + 3

Câu 1: Trong kỹ thuật ánh xạ trực tiếp, các trường địa chỉ là:

A. Tag + Word + Line

B. Tag + Word

C. Tag + Line + Word

D. Tag + Line

Câu 2: Đối với các phương pháp ghi dữ liệu vào cache, phát biểu nào sau đây là đúng:

A. Write back: ghi đồng thời vào cả cache và bộ nhớ chính

B. Write through: chỉ ghi vào cache, khi block tương ứng bị thay thế thì mới ghi vào bộ nhớ chính

C. Cả a và b đều không đúng

D. Cả a và b đều đúng

Câu 3: Với chip nhớ SRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

A. 2m x n bit

B. 2n x m bit

C. 2m x n byte

D. 2n x m byte

Câu 4: Đối với bộ nhớ cache, phát biểu nào sau đây là đúng: 

A. Cache có thể được đặt trên cùng chip với CPU

B. Bộ nhớ chính có tốc độ nhanh hơn cache

C. Bộ nhớ cache được đặt giữa bộ nhớ chính và bộ nhớ ngoài

D. Cache không được đặt trên cùng chip với CPU

Câu 5: Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:

A. FIFO là TT thay đi block mới nhất trong các block hiện nay

B. LRU là TT thay đi block có tần suất truy nhập ít nhất

C. LFU là TT thay đi block truy nhập gần đây ít nhất 

D. Tất cả đều sai

Câu 6: Hình vẽ dưới là sơ đồ kết nối của 4 IC SRAM:

A. 2K x 8 bit để có modul nhớ 8K x 8 bit

B. 2K x 4 bit để có modul nhớ 8K x 8 bit 

C. 1K x 4 bit để có modul nhớ 4K x 4 bit

D. 1K x 4 bit để có modul nhớ 4K x 8 bit