Câu hỏi: Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 16 byte, độ dài ngăn nhớ: 2 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 11 + 13 + 3            

B.  11 + 14 + 2

C. 12 + 13 + 4          

D. 12 + 12 + 3

Câu 1: Đối với bộ nhớ cache, phát biểu nào sau đây là đúng:

A. Bộ nhớ ngoài nhận cả khối dữ liệu từ cache

B. Truyền dữ liệu giữa CPU và cache theo đơn vị khối nhớ 

C. Truyền dữ liệu giữa CPU và cache theo đơn vị từ nhớ

D. Khi cần, CPU nhận dữ liệu trực tiếp từ bộ nhớ chính

Câu 2: Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM:

A. 4K x 4 bit để có modul nhớ 4K x 8 bit

B.  4K x 2 bit để có modul nhớ 4K x 8 bit

C. 8K x 4 bit để có modul nhớ 8K x 8 bit

D. 8K x 2 bit để có modul nhớ 16K x 2 bit

Câu 3: Hình vẽ dưới đây là sơ đồ kết nối của 2 IC SRAM:

A. 32K x 8 bit để có modul nhớ 32K x 16 bit

B. 16K x 8 bit để có modul nhớ 32K x 8 bit

C. 32K x 4 bit để có modul nhớ 32K x 8 bit

D. 16K x 16 bit để có modul nhớ 32K x 16 bit

Câu 4: Đối với bộ nhớ cache, xét kỹ thuật ánh xạ liên kết tập hợp, thứ tự tìm block trong cache được thực hiện dựa theo các giá trị trong địa chỉ do CPU phát ra như sau:

A. Word -> Set -> Tag

B. Set -> Word -> Tag 

C.  Set -> Tag -> Word

D. Word -> Tag -> Set

Câu 5: Trong kỹ thuật ánh xạ liên kết tập hợp, các trường địa chỉ là:

A. Tag + Word + Set

B. Tag + Word

C. Tag + Set + Word

D. Tag + Set

Câu 6: Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM:

A. 32K x 8 bit để có modul nhớ 32K x 16 bit

B. 16K x 4 bit để có modul nhớ 32K x 8 bit 

C. 16K x 4 bit để có modul nhớ 16K x 16 bit

D.  32K x 4 bit để có modul nhớ 32K x 16 bit