Câu hỏi: Xét bộ nhớ cache, mỗi line được gắn thêm Tag là để:

A. Xác định block nào của bộ nhớ chính đang ở trong line

B. Xác định cache có dung lượng bao nhiêu

C. Xác định line có dung lượng bao nhiêu

D. Xác định cache có bao nhiêu line

Câu 1: Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là sai:

A. FIFO là TT thay đi block cũ nhất trong các block hiện nay

B. FIFO là TT thay đi block có tần suất truy nhập ít nhất

C. LRU là TT thay đi block truy nhập gần đây ít nhất

D. Random là TT thay đi block ngẫu nhiên

Câu 2: Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 32 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ liên kết hoàn toàn, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 13 + 11 + 2  

B. 14 + 10 + 2

C. 23 + 3      

D. 24 + 2

Câu 3: Hình vẽ dưới đây là sơ đồ kết nối 4 IC SRAM:

A. 4K x 4 bit để có modul nhớ 16K x 8 bit

B. 8K x 8 bit để có modul nhớ 8K x 16 bit

C. 8K x 8 bit để có modul nhớ 16K x 8 bit 

D. 4K x 4 bit để có modul nhớ 8K x 8 bit

Câu 4: Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 8 byte, độ dài ngăn nhớ: 1 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 12 + 10 + 5     

B. 13 + 10 + 4

C. 14 + 11 + 2           

D.  14 + 10 + 3

Câu 5: Trong sự trao đổi giữa cache và bộ nhớ chính, phát biểu nào sau đây là sai:

A. Bộ nhớ chính chia thành các block nhớ

B. Cache chia thành các line nhớ

C. Bộ nhớ chính chia thành các line nhớ

D. Kích thước line bằng kích thước block

Câu 6: Hình vẽ dưới đây là sơ đồ kết nối của 2 IC SRAM:

A. 32K x 8 bit để có modul nhớ 32K x 16 bit

B. 16K x 8 bit để có modul nhớ 32K x 8 bit

C. 32K x 4 bit để có modul nhớ 32K x 8 bit

D. 16K x 16 bit để có modul nhớ 32K x 16 bit