Câu hỏi: Với lệnh được thực hiện theo 5 giai đoạn và CPU có 2 đường ống thì theo kỹ thuật xử lý song song mức lệnh

A. Tốc độ xử lý lệnh sẽ tăng lên 10 lần

B. Ttrong một chu kỳ máy CPU thực hiện được 5 giai đoạn  của 2 lệnh khác nhau

C. Trong một chu kỳ máy CPU có thể thực hiện được 2 giai đoạn lệnh giống nhau của nhau của 2 lệnh

D. Câu trả lời khác

Câu 1: Trong chế độ thực ô nhớ có địa chỉ logic 3ACFh:1000h có địa chỉ vật lý là

A. 4BCF0h

B. 3BCE0h

C. 3BCF0h

D. 3BDF0h

Câu 2: Khi CPU thực hiện lệnh theo kỹ thuật song song mức lệnh thì cách viết lệnh nào sau đây là hợp lý hơn

A. a:= x + 10; b:=a + 10; (1)

B. a:= x + 10; b:=x + 20; (2)

C. b:= x + 20; a:=b -10;   (3)

D. Cả (1) (2) (3) đều không thể thực hiện được theo kỹ thuật song song mức lệnh

Câu 3: Bộ đồng xử lý toán học có chức năng trợ giúp CPU xử lý

A. Các phép toán số học và logic với tốc độ nhanh và độ chính xác cao

B. Các phép toán số học với số dấu chấm động với tốc độ nhanh

C. Các phép toán lượng giác với độ chính xác cao

D. Các phép toán số học với số dấu chấm động, các phép tinh logarit và lượng giác

Câu 4: Thành phần quan trọng nhất của máy tính số là:

A. Bộ nhớ trong

B. CPU

C. Bộ nhớ ngoài

D. Các thiết bị vào/ra dữ liệu

Câu 5: Trong cơ chế quản lý bộ nhớ theo phân đoạn chế độ thực sử dụng 20 bits địa chỉ, địa chỉ đoạn được hiểu là:

A. Địa chỉ của đoạn nhớ

B. Địa chỉ vật lý của ô nhớ nền đoạn

C. 16 bits cao nhất của địa chỉ vật lý ô nhớ nền đoạn

D. Địa chỉ logic của ô nhớ nền đoạn

Câu 6: Trong kiến trúc xử lý 16 bít, cặp thanh ghi DS: SI

A. trỏ đến ô nhớ trong đoạn dữ liệu

B. trỏ đến ô nhớ trong đoạn dữ liệu đích

C. trỏ đến đoạn nhớ chứa ô nhớ trong đoạn dữ liệu

D. trỏ đến ô nhớ chứa xâu ký tự