Câu hỏi: Trong hệ thống máy tính chuẩn RS-232 áp dụng cho truyền tin qua

A. Thiết bị giao diện vào ra nối tiếp

B. Thiết bị giao diện vào ra song song

C. Thiết bị giao diện vào ra nối tiếp-song song

D. Thiết bị giao diện vào ra song song- nối tiếp

Câu 1: Trong chế độ bảo vệ theo cơ chế phân trang, cấu trúc của hệ thống quản lý trang gồm các phần:

A. Thư mục trang, bảng trang và trang

B. Thư mục trang, lối vào thư mục trang, bảng trang, lối vào bảng trang và trang

C. Lối vào thư mục trang PDE, lối vào bảng trang PTE và trang

D. Thư mục trang, lối vào thư mục trang, bảng trang, lối vào bảng trang

Câu 2: Trong cấu trúc phần cứng của các hệ thống vào/ra dữ liệu

A. Thiết bị ngoại vi kết nối trực tiếp tới hệ thống bus

B. Thiết bị ngoại vi kết nối với hệ thống bus thông qua thiết bị giao diện

C. Trong một số trường hợp thiết bị giao diện là không cần thiết

D. Thiết bị ngoại vi vừa kết nối với thiết bị giao diện, vừa kết nối trực tiếp với hệ thống bus để tiện trao đổi dữ liệu

Câu 3: Trong chế độ bảo vệ theo cơ chế quản lý bộ nhớ phân trang giả sử lối vào bảng trang PTE tương ứng với trang nhớ cần truy nhập có giá trị 8E012345h, thì địa chỉ vật lý của ô nhớ cần truy nhập có thể là

A. 100011100000000100100011010001002

B. 100011110000000100100011010001012

C. 100011100000000110100011010001012

D. 100011100000000100110011010001012

Câu 4: Trong máy tính PC bộ nhớ cache

A. Được cấu tạo từ bán dẫn

B. Ccó dung lương nhớ nhỏ hơn hoặc bằng bộ nhớ chính

C. Có vị trí trung gian giữa CPU và bộ nhớ chính

D. Có tốc độ truy xuất nhanh hơn

Câu 5: Tỷ lệ quy chiếu “trúng” cache là cao hay thấp tuỳ thuộc vào

A. Dung lượng của cache

B. Tỷ lệ dung lượng của cache so với dung lượng của DRAM

C. Thuật toán nạp dữ liệu vào cache của hệ điều hành

D. Tỷ lệ giữa dung lượng của cache và tổng dung lượng các thanh ghi

Câu 6: Khi truy nhập khối Cache với Cache có 4 khối và bus địa chỉ 24 bit thì bộ điều khiển bộ nhớ sẽ tách

A. 4 bit đia chỉ để xác định vị trí khối cache trong bộ nhớ cache

B. 2 bit địa chỉ đưa vào thanh ghi địa chỉ  bộ nhớ MAR

C. các bit địa chỉ A1A0 đưa vào thanh ghi địa chỉ bộ nhớ MAR

D. 22 bit để xác định số hiệu thẻ của khối cache cần truy nhập