Câu hỏi: Trong hệ thống máy tính chuẩn RS-232 áp dụng cho truyền tin qua

A. Thiết bị giao diện vào ra nối tiếp

B. Thiết bị giao diện vào ra song song

C. Thiết bị giao diện vào ra nối tiếp-song song

D. Thiết bị giao diện vào ra song song- nối tiếp

Câu 1: Khi áp dụng kỹ thuật ghi xuyên trong thao tác ghi bộ nhớ thì

A. Thời gian ghi bộ nhớ giảm

B. Thời gian ghi bộ nhớ tăng

C. Cần phải sử dụng bit cờ trong khối cache

D. Nội dung bộ nhớ chính có thể thay đổi

Câu 2: Trong cấu trúc phần cứng của các hệ thống vào/ra dữ liệu

A. Thiết bị ngoại vi kết nối trực tiếp tới hệ thống bus

B. Thiết bị ngoại vi kết nối với hệ thống bus thông qua thiết bị giao diện

C. Trong một số trường hợp thiết bị giao diện là không cần thiết

D. Thiết bị ngoại vi vừa kết nối với thiết bị giao diện, vừa kết nối trực tiếp với hệ thống bus để tiện trao đổi dữ liệu

Câu 3: Khi thực hiện vào/ra dữ liệu theo phương pháp có thăm dò với nhiều thiết bị thì có nhược điểm là:

A. Tốc độ vào/ra dữ liệu chậm(1)

B. Độ tin cậy của phương pháp giảm đi rất nhiều(2)

C. Độ tin cậy cao nhưng tốc độ vào/ra dữ liệu chậm

D. Kết hợp (1) và (2)

Câu 4: Phương pháp vào ra dữ liệu kiểu truy nhập trực tiếp bộ nhớ

A. Là phương pháp thường được áp dụng khi vào ra dữ liệu với đĩa từ

B. Do thiết bị ngoại vi chủ động khởi động quá trình vào ra và CPU điều khiển quá trình vào ra

C. Là phương pháp vào ra dữ liệu bằng chương trình và do thiết bị DMAC điều khiển

D. Có tốc độ truy xuất dữ liệu cao hơn và độ tin cậy thấp hơn phương pháp vào ra có thăm dò và theo ngắt cứng

Câu 5: Trong mô hình tổ chức bộ nhớ theo phân cấp sự xuất hiện của bộ nhớ cache với mục đích chính là:

A. Giảm thời gian trung bình truy nhập bộ nhớ

B. Tăng khả năng lưu trữ của hệ thống nhớ

C. Giảm thời gian trung bình truy nhập bộ nhớ và tăng khả năng lưu trữ của hệ thống nhớ

D. Giảm tải cho bộ nhớ DRAM

Câu 6: Địa chỉ vật lý của ô nhớ cần truy nhập trong chế độ bảo vệ theo cơ chế phân trang với CPU 32 bit được xác định

A. Từ địa chỉ nền của trang và địa chỉ offset

B. Bằng cách kết hợp 20 bit cao của địa chỉ nền trang và  12 bit thấp là địa chỉ offset

C. Bằng cách kết hợp 20 bit cao của địa chỉ nền trang và các bits A11-A0 của địa chỉ tuyến tính

D. Từ thông tin lối vào bảng trang PTE và địa chỉ tuyến tính