Câu hỏi: Hệ thống DMA trong máy vi tính

A. Sử dụng 2 DMAC8237 ghép tầng với chân HLDA của DMAC số 1 nối với DRQ0 của DMACsố 2

B. Sử dụng 2 DMAC8237 ghép tầng với chân HLDA của DMAC số 1 nối với DACK của DMACsố 2

C. Sử dụng 2 DMAC8237 ghép tầng với chân HOLD của DMAC số 1 nối với DRQ0 của DMACsố 2

D. Sử dụng 2 DMAC8237 ghép tầng với chân HOLD của DMAC số 1 nối với DACK của DMACsố 2

Câu 1: Thiết bị vào/ra gửi tín hiệu yêu cầu ngắt cứng cho PIC bằng đường tín hiệu:

A. INT

B. INTA

C. IRQ

D. INT và IRQ

Câu 2: Giả sử bộ nhớ chính có bus địa chỉ 24 bit cache có 8 khối thì số bit dành cho số hiệu thẻ trong 1 khối cache là:

A. 24 bits

B. 27 bits

C. 3 bits

D. 21 bits

Câu 3: Trong cơ chế quản lý bộ nhớ theo phân trang để xác định được địa chỉ vật lý của ô nhớ cần dựa vào

A. Địa chỉ tuyến tính của ô nhớ

B. Địa chỉ logic của ô nhớ

C. Địa chỉ tuyến tính, các thanh ghi điều khiển, vị trí thư mục trang, vị trí bảng trang, vị trí trang

D. Địa chỉ tuyến tính, nội dung của CR3

Câu 4: Khi thực hiện vào/ra dữ liệu theo kiểu DMA thiết bị vào/ra liên lạc với DMAC qua tín hiệu:

A. DRQ

B. DRQ và HOLD

C. DACK và HOLD

D. DRQ và DACK

Câu 5: Khi truy nhập bộ nhớ cache với cache có 8 khối và bus địa chỉ 24 bit thì bộ điều khiển bộ nhớ sẽ dùng

A. 4 bit để xác đinh vị trí khối cache

B. 8 bit thấp để xác định vị trí khối cache

C. 3 bit để xác định vị trí khối cache

D. 3 bit A23A22A21 để xác định vị trí khối cache

Câu 6: Trong chế độ bảo vệ theo cơ chế quản lý bộ nhớ phân trang giả sử lối vào bảng trang PTE tương ứng với trang nhớ cần truy nhập có giá trị 8E012345h, thì địa chỉ vật lý của ô nhớ cần truy nhập có thể là

A. 100011100000000100100011010001002

B. 100011110000000100100011010001012

C. 100011100000000110100011010001012

D. 100011100000000100110011010001012