Câu hỏi: Với chip nhớ DRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:
A. 2m x n bit
B. 22n x m bit
C. 22m x n bit
D. 2n x m bit
Câu 1: Khi CPU truy nhập cache, có hai khả năng sau:
A. Trượt cache, trúng cache
B. Sai cache, đúng cache
C. Trên cache, dưới cache
D. Trong cache, ngoài cache
30/08/2021 5 Lượt xem
Câu 2: Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng: ![]()
A. LIFO là TT thay đi block cũ nhất trong các block hiện nay
B. LTU là TT thay đi block có tần suất truy nhập ít nhất
C. LVU là TT thay đi block truy nhập gần đây ít nhất
D. Tất cả đều sai
30/08/2021 5 Lượt xem
Câu 3: Đối với bộ nhớ cache, xét kỹ thuật ánh xạ liên kết tập hợp, thứ tự tìm block trong cache được thực hiện dựa theo các giá trị trong địa chỉ do CPU phát ra như sau:
A. Word -> Set -> Tag
B. Set -> Word -> Tag
C. Set -> Tag -> Word
D. Word -> Tag -> Set
30/08/2021 5 Lượt xem
Câu 4: Hình vẽ dưới là sơ đồ kết nối của 2 IC SRAM: 
A. 32K x 8 bit để có modul nhớ 32K x 16 bit
B. 16K x 8 bit để có modul nhớ 32K x 8 bit
C. 32K x 8 bit để có modul nhớ 64K x 16 bit
D. 32K x 8 bit để có modul nhớ 64K x 8 bit
30/08/2021 5 Lượt xem
Câu 5: Hình vẽ dưới đây là sơ đồ kết nối của 2 IC SRAM: 
A. 32K x 8 bit để có modul nhớ 32K x 16 bit
B. 16K x 8 bit để có modul nhớ 32K x 8 bit
C. 32K x 4 bit để có modul nhớ 32K x 8 bit
D. 16K x 16 bit để có modul nhớ 32K x 16 bit
30/08/2021 7 Lượt xem
Câu 6: Đối với bộ nhớ cache, các thuật toán thay thế dữ liệu là:
A. Ngẫu nhiên, FIFO, LRU, LFU
B. Ngẫu nhiên, LIFO, LRU, LFU
C. Ngẫu nhiên, FIFO, LFU, LTU
D. Ngẫu nhiên, LIFO, LTU, LVU
30/08/2021 5 Lượt xem
Câu hỏi trong đề: Bộ câu hỏi trắc nghiệm kiến trúc máy tính có đáp án - Phần 5
- 45 Lượt thi
- 50 Phút
- 50 Câu hỏi
- Người đi làm
Cùng chủ đề Bộ câu hỏi trắc nghiệm kiến trúc máy tính có đáp án
- 1.7K
- 55
- 50
-
27 người đang thi
- 1.3K
- 9
- 50
-
28 người đang thi
- 1.3K
- 6
- 50
-
58 người đang thi
- 1.8K
- 6
- 50
-
46 người đang thi
Chia sẻ:
Đăng Nhập để viết bình luận