Câu hỏi: Với chip nhớ DRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

A. 2m x n bit

B.  22n x m bit

C. 22m x n bit

D. 2n x m bit

Câu 1: Đối với bộ nhớ chính (BNC) máy tính, phát biểu nào sau đây là đúng:

A. Việc đánh địa chỉ cho BNC tuỳ thuộc vào từng hệ điều hành

B.  BNC do bộ xử lý đánh địa chỉ trực tiếp

C. Có những loại máy tính không có BNC

D. Các ngăn nhớ không tổ chức theo byte

Câu 2: Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 16 byte, độ dài ngăn nhớ: 2 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 11 + 13 + 3            

B.  11 + 14 + 2

C. 12 + 13 + 4          

D. 12 + 12 + 3

Câu 3: Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 128 byte, độ dài ngăn nhớ: 4 byte, set: 8 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 13 + 8 + 5       

B. 13 + 7 + 6

C. 14 + 7 + 5         

D. 14 + 8 + 6

Câu 4: Đối với bộ nhớ cache, xét nguyên lý định vị về thời gian, phát biểu nào sau đây là đúng:

A. Thông tin vừa truy nhập thì xác suất bé là sau đó nó sẽ được truy nhập lại

B. Thông tin vừa truy nhập thì xác suất lớn là sau đó nó sẽ được truy nhập lại

C. Thông tin vừa truy nhập thì sau đó chắc chắn nó sẽ không được truy nhập lại

D. Thông tin vừa truy nhập thì chắc chắn là sau đó nó được truy nhập lại

Câu 5: Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là sai:

A. FIFO là TT thay đi block cũ nhất trong các block hiện nay

B. FIFO là TT thay đi block có tần suất truy nhập ít nhất

C. LRU là TT thay đi block truy nhập gần đây ít nhất

D. Random là TT thay đi block ngẫu nhiên

Câu 6: Cho máy tính có dung lượng bộ nhớ chính: 512MB, cache: 128KB, line: 32 byte, độ dài ngăn nhớ: 2 byte, set: 4 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 12 + 12 + 4   

B.  13 + 11 + 4

C. 14 + 10 + 4    

D. 13 + 9 + 6