Câu hỏi: Thiết bị vào/ra gửi tín hiệu yêu cầu ngắt cứng cho PIC bằng đường tín hiệu:

A. INT

B. INTA

C. IRQ

D. INT và IRQ

Câu 1: Cơ sở để tổ chức bộ nhớ phân cấp là

A. Tại một thời điểm CPU chỉ truy xuất dữ liệu nằm trong một vùng nhớ có kích thước nhỏ

B. Trong thời khoảng xác định CPU chỉ truy xuất dữ liệu nằm trong một vùng nhớ có kích thước nhỏ

C. CPU chỉ cần truy xuất dữ liệu nằm trong vùng nhớ có kích thước nhỏ khi thực hiện lệnh trong chương trình

D. Kỹ thuật điện tử bán dẫn và công nghệ chế tạo bộ nhớ phát triển

Câu 2: Khi truy nhập bộ nhớ cache với cache có 8 khối và bus địa chỉ 32 bit thì bộ điều khiển bộ nhớ sẽ dùng

A. 24 bit để xác đinh số hiệu thẻ của khối cache cần truy nhập

B. 40 bit để xác định khối cache cần truy nhập

C. 29 bit để xác định số hiệu thẻ của khối cache cần truy nhập

D. 8 bit để xác định vị trí khối cache cần truy nhập

Câu 3: Khẳng định nào sau đây là đúng

A. Tốc độ truy nhập dữ liệu vào DRAM nhanh hơn so với truy nhập vào Cache

B. Tốc độ truy nhập dữ liệu vào Cache nhanh hơn so với truy nhập vào các thanh ghi của CPU

C. Tốc độ truy nhập dữ liệu vào Cache, DRAM là như nhau

D. Tốc độ truy nhập dữ liệu vào DRAM nhanh hơn so với truy nhập vào bộ nhớ thứ cấp

Câu 4: Trong mô hình tổ chức bộ nhớ theo phân cấp, tỷ lệ quy chiếu “trúng” cache là:

A. 100%

B. Nhỏ hơn 50%

C. Rất cao

D. Rất thấp

Câu 5: Phương pháp vào/ra dữ liệu theo định trình

A. Thuộc nhóm phương pháp vào/ra do CPU chủ động

B. Thuộc nhóm phương pháp vào/ra do các thiết bị vào/ra chủ động

C. Không thuộc nhóm nào trong 2 nhóm trên

D. Có thể xếp vào một trong các nhóm trên

Câu 6: Giả sử bộ nhớ chính có bus địa chỉ 24 bit cache có 8 khối thì số bit dành cho số hiệu thẻ trong 1 khối cache là:

A. 24 bits

B. 27 bits

C. 3 bits

D. 21 bits