Câu hỏi: Hình vẽ dưới là sơ đồ kết nối của 2 IC SRAM:

A. 2K x 4 bit để có modul nhớ 4K x 4 bit

B. 2K x 4 bit để có modul nhớ 4K x 8 bit

C. 2K x 4 bit để có modul nhớ 2K x 8 bit

D. 4K x 4 bit để có modul nhớ 8K x 4 bit

Câu 1: Trong kỹ thuật ánh xạ liên kết tập hợp, các trường địa chỉ là:

A. Tag + Word + Set

B. Tag + Word

C. Tag + Set + Word

D. Tag + Set

Câu 2: Hình vẽ dưới là sơ đồ kết nối của 4 IC SRAM:

A. 2K x 8 bit để có modul nhớ 8K x 8 bit

B. 2K x 4 bit để có modul nhớ 8K x 8 bit 

C. 1K x 4 bit để có modul nhớ 4K x 4 bit

D. 1K x 4 bit để có modul nhớ 4K x 8 bit

Câu 3: Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM:

A. 32K x 8 bit để có modul nhớ 32K x 16 bit

B. 16K x 4 bit để có modul nhớ 32K x 8 bit 

C. 16K x 4 bit để có modul nhớ 16K x 16 bit

D.  32K x 4 bit để có modul nhớ 32K x 16 bit

Câu 4: Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 32 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ liên kết hoàn toàn, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 13 + 11 + 2  

B. 14 + 10 + 2

C. 23 + 3      

D. 24 + 2

Câu 5: Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 8 byte, độ dài ngăn nhớ: 1 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 12 + 10 + 5     

B. 13 + 10 + 4

C. 14 + 11 + 2           

D.  14 + 10 + 3

Câu 6: Xét sơ đồ phân cấp hệ thống nhớ, phát biểu nào sau đây là sai:

A. Mức thanh ghi là mức trao đổi nhanh nhất

B. Mức thanh ghi là mức trao đổi chậm nhất

C. Mức cache được chia thành hai mức

D. Mức cache là mức gần thanh ghi nhất