Câu hỏi: Hình vẽ dưới đây là sơ đồ kết nối 4 IC SRAM:

A. 8K x 4 bit để có modul nhớ 16K x 8 bit

B. 8K x 4 bit để có modul nhớ 16K x 4 bit

C. 8K x 8 bit để có modul nhớ 16K x 8 bit

D. 8K x 8 bit để có modul nhớ 16K x 16 bit

Câu 1: Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 128 byte, độ dài ngăn nhớ: 4 byte, set: 8 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 13 + 8 + 5       

B. 13 + 7 + 6

C. 14 + 7 + 5         

D. 14 + 8 + 6

Câu 2: Với chip nhớ DRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

A. 22m x n bit

B. 22n x m bit

C.  22m x n byte

D. 22n x m byte

Câu 3: Xét các thuật toán thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:

A. Không có thuật toán

B. Ánh xạ trực tiếp không có thuật toán thay thế

C. Hai ánh xạ liên kết (hoàn toàn và tập hợp) có 4 thuật toán

D. Cả b và c đều đúng

Câu 4: Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM:

A. 32K x 8 bit để có modul nhớ 32K x 16 bit

B. 16K x 4 bit để có modul nhớ 32K x 8 bit 

C. 16K x 4 bit để có modul nhớ 16K x 16 bit

D.  32K x 4 bit để có modul nhớ 32K x 16 bit

Câu 5: Đối với các phương pháp ghi dữ liệu vào cache, phát biểu nào sau đây là đúng:

A. Write back: ghi đồng thời vào cả cache và bộ nhớ chính

B. Write through: chỉ ghi vào cache, khi block tương ứng bị thay thế thì mới ghi vào bộ nhớ chính

C. Cả a và b đều không đúng

D. Cả a và b đều đúng

Câu 6: Cho máy tính có dung lượng bộ nhớ chính: 512MB, cache: 128KB, line: 32 byte, độ dài ngăn nhớ: 2 byte, set: 4 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 12 + 12 + 4   

B.  13 + 11 + 4

C. 14 + 10 + 4    

D. 13 + 9 + 6