Câu hỏi: Hình vẽ dưới đây là sơ đồ kết nối 4 IC SRAM:
A. 8K x 4 bit để có modul nhớ 16K x 8 bit
B. 8K x 4 bit để có modul nhớ 16K x 4 bit
C. 8K x 8 bit để có modul nhớ 16K x 8 bit
D. 8K x 8 bit để có modul nhớ 16K x 16 bit
Câu 1: Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 16 byte, độ dài ngăn nhớ: 1 byte, set: 4 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:
A. 13 + 10 + 4
B. 13 + 9 + 5
C. 14 + 9 + 4
D. 14 + 10 + 4
30/08/2021 5 Lượt xem
Câu 2: Với chip nhớ DRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:
A. 22m x n bit
B. 22n x m bit
C. 22m x n byte
D. 22n x m byte
30/08/2021 6 Lượt xem
Câu 3: Khi CPU truy nhập cache, có hai khả năng sau:
A. Trượt cache, trúng cache
B. Sai cache, đúng cache
C. Trên cache, dưới cache
D. Trong cache, ngoài cache
30/08/2021 5 Lượt xem
Câu 4: Xét bộ nhớ cache, mỗi line được gắn thêm Tag là để:
A. Xác định block nào của bộ nhớ chính đang ở trong line
B. Xác định cache có dung lượng bao nhiêu
C. Xác định line có dung lượng bao nhiêu
D. Xác định cache có bao nhiêu line
30/08/2021 6 Lượt xem
Câu 5: Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM:
A. 32K x 8 bit để có modul nhớ 32K x 16 bit
B. 16K x 4 bit để có modul nhớ 32K x 8 bit
C. 16K x 4 bit để có modul nhớ 16K x 16 bit
D. 32K x 4 bit để có modul nhớ 32K x 16 bit
30/08/2021 5 Lượt xem
Câu 6: Trong sự trao đổi giữa cache và bộ nhớ chính, phát biểu nào sau đây là sai:
A. Bộ nhớ chính chia thành các block nhớ
B. Cache chia thành các line nhớ
C. Bộ nhớ chính chia thành các line nhớ
D. Kích thước line bằng kích thước block
30/08/2021 8 Lượt xem
Câu hỏi trong đề: Bộ câu hỏi trắc nghiệm kiến trúc máy tính có đáp án - Phần 5
- 43 Lượt thi
- 50 Phút
- 50 Câu hỏi
- Người đi làm
Chia sẻ:
Đăng Nhập để viết bình luận