Câu hỏi: Trong kỹ thuật ánh xạ trực tiếp, các trường địa chỉ là:
A. Tag + Word + Line
B. Tag + Word
C. Tag + Line + Word
D. Tag + Line
Câu 1: Đối với bộ nhớ cache, các thuật toán thay thế dữ liệu là:
A. Ngẫu nhiên, FIFO, LRU, LFU
B. Ngẫu nhiên, LIFO, LRU, LFU
C. Ngẫu nhiên, FIFO, LFU, LTU
D. Ngẫu nhiên, LIFO, LTU, LVU
30/08/2021 5 Lượt xem
Câu 2: Hình vẽ dưới là sơ đồ kết nối của 4 IC SRAM: 
A. 2K x 8 bit để có modul nhớ 8K x 8 bit
B. 2K x 4 bit để có modul nhớ 8K x 8 bit
C. 1K x 4 bit để có modul nhớ 4K x 4 bit
D. 1K x 4 bit để có modul nhớ 4K x 8 bit
30/08/2021 5 Lượt xem
Câu 3: Hình vẽ dưới là sơ đồ kết nối của 2 IC SRAM: 
A. 32K x 8 bit để có modul nhớ 32K x 16 bit
B. 16K x 8 bit để có modul nhớ 32K x 8 bit
C. 32K x 8 bit để có modul nhớ 64K x 16 bit
D. 32K x 8 bit để có modul nhớ 64K x 8 bit
30/08/2021 5 Lượt xem
Câu 4: Xét bộ nhớ cache, mỗi line được gắn thêm Tag là để:
A. Xác định block nào của bộ nhớ chính đang ở trong line
B. Xác định cache có dung lượng bao nhiêu
C. Xác định line có dung lượng bao nhiêu
D. Xác định cache có bao nhiêu line
30/08/2021 6 Lượt xem
Câu 5: Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM: 
A. 32K x 8 bit để có modul nhớ 32K x 16 bit
B. 16K x 4 bit để có modul nhớ 32K x 8 bit
C. 16K x 4 bit để có modul nhớ 16K x 16 bit
D. 32K x 4 bit để có modul nhớ 32K x 16 bit
30/08/2021 5 Lượt xem
Câu 6: Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 16 byte, độ dài ngăn nhớ: 1 byte, set: 4 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:
A. 13 + 10 + 4
B. 13 + 9 + 5
C. 14 + 9 + 4
D. 14 + 10 + 4
30/08/2021 5 Lượt xem

Câu hỏi trong đề: Bộ câu hỏi trắc nghiệm kiến trúc máy tính có đáp án - Phần 5
- 45 Lượt thi
- 50 Phút
- 50 Câu hỏi
- Người đi làm
Cùng chủ đề Bộ câu hỏi trắc nghiệm kiến trúc máy tính có đáp án
- 1.3K
- 54
- 50
-
47 người đang thi
- 993
- 9
- 50
-
84 người đang thi
- 997
- 6
- 50
-
14 người đang thi
- 1.3K
- 6
- 50
-
95 người đang thi
Chia sẻ:
Đăng Nhập để viết bình luận