Câu hỏi: Trong kiến trúc CPU 16bits cặp thanh ghi nào quản lý sự hoạt động của đoạn ngăn xếp

A. SS:SP

B. CS:IP

C. BP:SP

D. DS:SI

Câu 1: Trong máy tính số, bộ nhớ DRAM được coi là

A. Bộ nhớ bán dẫn tĩnh

B. Bộ nhớ bán dẫn động

C. Bộ nhớ Cache

D. Bộ nhớ bán dẫn

Câu 2: Trong cơ chế quản lý phân đoạn chế độ bảo vệ, bộ mô tả đoạn nằm trong

A. Bảng LDT, GDT hoặc IDT

B. Chỉ nằm trong LDT

C. Chỉ nằm trong GDT

D. Nằm ở GDT và LDT

Câu 3: Thành phần quan trọng nhất của máy tính số là:

A. Bộ nhớ trong

B. CPU

C. Bộ nhớ ngoài

D. Các thiết bị vào/ra dữ liệu

Câu 4: Địa chỉ từ C8000 đến C9FFF có bao nhiêu KROM tương ứng

A. 32 KROM

B. 8 KROM

C. 16 KROM

D. 128 KROM

Câu 5: Khẳng định nào là SAI trong các khẳng định sau:

A. Thiết bị ngoại vi được kết nối với CPU thông qua thiết bị giao diện

B. Thiết bị giao diện nào thường cũng có 3 loại thanh ghi:dữ liệu, điều khiển, trạng thái

C. Thiết bị giao diện được thiết kế tuân theo 1 chuẩn nào đó

D. Sự có mặt của thiết bị giao diện là không cần thiết khi tốc độ làm việc của thiết bị ngoại vi ngang bằng với tốc độ làm việc của CPU

Câu 6: Trong cơ chế quản lý bộ nhớ theo phân đoạn chế độ thực sử dụng 20 bits địa chỉ, địa chỉ đoạn được hiểu là:

A. Địa chỉ của đoạn nhớ

B. Địa chỉ vật lý của ô nhớ nền đoạn

C. 16 bits cao nhất của địa chỉ vật lý ô nhớ nền đoạn

D. Địa chỉ logic của ô nhớ nền đoạn