Câu hỏi: Trong kiến trúc CPU 16bits cặp thanh ghi nào quản lý sự hoạt động của đoạn ngăn xếp

A. SS:SP

B. CS:IP

C. BP:SP

D. DS:SI

Câu 1: Khi chạy đoạn chương trình: for i:=length(st) down to 1 do writeln(st[i]). Với st là xâu ký tự thì nội dung thanh ghi

A. DI và SI tăng lên 1sau mỗi lần lặp

B. DI và SI giảm đi 1 sau mỗi lần lặp

C. SI giảm đi 1 sau mỗi lần lặp

D. DI giảm đi 1 sau mỗi lần lặp

Câu 2: Trong chế độ thực 2 ô nhớ có địa chỉ logic 3000h:A599h và 3001h:A589h là 2 ô nhớ

A. Có địa chỉ vật lý liền kề

B. Có cùng địa chỉ vật lý

C. Thuộc 2 đoạn nhớ và có địa chỉ vật lý khác nhau

D. Có địa chỉ vật lý sai khác nhau 10h

Câu 3: Địa chỉ từ C8000 đến C9FFF có bao nhiêu KROM tương ứng

A. 32 KROM

B. 8 KROM

C. 16 KROM

D. 128 KROM

Câu 4: Với lệnh được thực hiện theo 5 giai đoạn thì theo kỹ thuật đường ống

A. tốc độ xử lý lệnh sẽ tăng lên 5 lần

B. trong một chu kỳ máy CPU thực hiện được 5 giai đoạn lệnh khác nhau của 5 lệnh

C. trong một chu kỳ máy CPU thực hiện được 5 giai đoạn  của 5 lệnh khác nhau

D. trong một chu kỳ máy CPU có thể thực hiện được tối đa 5 giai đoạn lệnh khác nhau của 5 lệnh

Câu 5: Trong một đoạn chương trình viết bằng ASM có đoạn mã sau: MOV Ax,[Bx] ;Ý nghĩa của lệnh trên là

A. Đưa nội dung của BX vào Ax

B. Đưa nội dung ô nhớ có địa chỉ logic nằm trong Bx vào Ax

C. Đưa nội dung ô nhớ có địa chỉ vật lý nằm trong Bx vào Ax

D. Đưa nội dung ô nhớ có địa chỉ đoạn nằm trong DS, địa chỉ offset nằm trong Bx vào Ax

Câu 6: Khẳng định nào là SAI trong các khẳng định sau:

A. Thiết bị ngoại vi được kết nối với CPU thông qua thiết bị giao diện

B. Thiết bị giao diện nào thường cũng có 3 loại thanh ghi:dữ liệu, điều khiển, trạng thái

C. Thiết bị giao diện được thiết kế tuân theo 1 chuẩn nào đó

D. Sự có mặt của thiết bị giao diện là không cần thiết khi tốc độ làm việc của thiết bị ngoại vi ngang bằng với tốc độ làm việc của CPU