Câu hỏi: Trong cơ chế quản lý bộ nhớ theo phân đoạn chế độ thực sử dụng 20 bits địa chỉ, địa chỉ đoạn được hiểu là:

A. Địa chỉ của đoạn nhớ

B. Địa chỉ vật lý của ô nhớ nền đoạn

C. 16 bits cao nhất của địa chỉ vật lý ô nhớ nền đoạn

D. Địa chỉ logic của ô nhớ nền đoạn

Câu 1: Trong kỹ thuật song song mức lệnh ILP 

A. Các lệnh được thực hiện song song bởi 2 CPU

B. Các lệnh được thực hiện đồng thời trên nhiều đường ống khác nhau

C. Trong bất kì trường hợp nào cũng thực hiện được song song các lệnh trên các đường ống

D. Chỉ có các lệnh có liên quan đến nhau mới có thể được thực hiện song song trên các đường ống

Câu 2: Trong CPU với 1 đường ống thực hiện lệnh theo 5 công đoạn thì khi áp dụng kỹ thuật đường ống

A. tốc độ xử lý lệnh của CPU tăng lên 5 lần

B. tốc độ xử lý lênh của CPU còn phụ thuộc vào địa chỉ toán hạng

C. tốc độ xử lý lệnh của CPU chỉ tăng lên thực sự khi thực hiện ở cơ chế đơn nhiệm

D. tốc độ xử lý lệnh của CPUchỉ tăng lên thực sự khi thực hiện ở cơ chế đa nhiệm

Câu 3: Mã lệnh là:

A. Mật mã cho biết lệnh cần thực hiện nằm ở đâu trong bộ nhớ

B. Chuỗi số nhị phân chứa thông tin về các thao tác cần thiết để thực hiện lệnh

C. Chuỗi số nhị phân chỉ ra lệnh nằm ở đâu trong bộ nhớ

D. Là chuỗi số nhị phân do người lập trình gán cho câu lệnh

Câu 4: Trong cơ chế quản lý bộ nhớ trong chế độ thực ES : OFFSET trỏ tới

A. Ô nhớ trong đoạn mã lệnh

B. Ô nhớ trong đoạn dữ liệu

C. Ô nhớ trong đoạn mở rộng

D. Ô nhớ trong đoạn ngăn xếp

Câu 5: Khi thiết kế một máy tính trong một số trường hợp đặc biệt có thể bỏ qua (các) thành phần sau:

A. Bộ nhớ(ROM,RAM)

B. CPU

C. Thiết bị nhập dữ liệu

D. ROM

Câu 6: Trong kiến trúc xử lý 16 bít, cặp thanh ghi DS: SI

A. trỏ đến ô nhớ trong đoạn dữ liệu

B. trỏ đến ô nhớ trong đoạn dữ liệu đích

C. trỏ đến đoạn nhớ chứa ô nhớ trong đoạn dữ liệu

D. trỏ đến ô nhớ chứa xâu ký tự