Câu hỏi: Trong cơ chế quản lý bộ nhớ theo phân đoạn chế độ thực sử dụng 20 bits địa chỉ, địa chỉ đoạn được hiểu là:

A. Địa chỉ của đoạn nhớ

B. Địa chỉ vật lý của ô nhớ nền đoạn

C. 16 bits cao nhất của địa chỉ vật lý ô nhớ nền đoạn

D. Địa chỉ logic của ô nhớ nền đoạn

Câu 1: Phép cộng nào sau đây không thực hiện được

A. Phép cộng AH và AL

B. Phép cộng BH và DL

C. Phép cộng CX và AL

D. Phép cộng CX và AX

Câu 2: Trong cơ chế quản lý bộ nhớ trong chế độ thực ES : OFFSET trỏ tới

A. Ô nhớ trong đoạn mã lệnh

B. Ô nhớ trong đoạn dữ liệu

C. Ô nhớ trong đoạn mở rộng

D. Ô nhớ trong đoạn ngăn xếp

Câu 3: Cấu trúc một khối Cache gồm các phần

A. Số hiệu thẻ - bit cờ F – khối dữ liệu

B. Số thứ tự khối cache – bit cờ F – khối dữ liệu

C. Vị trí khối trong Cache – bit cờ F – khối dữ liệu

D. Khối dữ liệu – số thứ tự khối cache - Vị trí khối trong Cache

Câu 4: Khi CPU thực hiện lệnh theo kỹ thuật song song mức lệnh thì cách viết lệnh nào sau đây là hợp lý hơn

A. a:= x + 10; b:=a + 10; (1)

B. a:= x + 10; b:=x + 20; (2)

C. b:= x + 20; a:=b -10;   (3)

D. Cả (1) (2) (3) đều không thể thực hiện được theo kỹ thuật song song mức lệnh

Câu 5: Trong kiến trúc xử lý 16 bít, cặp thanh ghi DS: SI

A. trỏ đến ô nhớ trong đoạn dữ liệu

B. trỏ đến ô nhớ trong đoạn dữ liệu đích

C. trỏ đến đoạn nhớ chứa ô nhớ trong đoạn dữ liệu

D. trỏ đến ô nhớ chứa xâu ký tự

Câu 6: Khả năng quản lý bộ nhớ vật lý của CPU phụ thuộc vào

A. Số đường bus địa chỉ

B. Số đường bus dữ liệu

C. Các đường địa chỉ và đường dữ liệu

D. Số lượng đường địa chỉ và đường dữ liệu