Câu hỏi: Giả sử CPU có 24 bits địa chỉ và bộ mô tả đoạn nhớ trong chế độ bảo vệ có giá trị XXXX789100006000h thì địa chỉ nền của đoạn nhớ sẽ là

A. 006000h

B. 891000h

C. 910000h

D. 789100h

Câu 1: Trong kiến trúc CPU 16bits cặp thanh ghi nào quản lý sự hoạt động của đoạn ngăn xếp

A. SS:SP

B. CS:IP

C. BP:SP

D. DS:SI

Câu 2: Trong chế độ thực địa chỉ vật lý của ô nhớ trong bộ nhớ vật lý được xác định từ địa chỉ logic như sau

A. Địa chỉ vật lý = địa chỉ nền đoạn+Địa chỉ offset

B. Địa chỉ vật lý = địa chỉ đoạn*10002+Địa chỉ offset

C. Địa chỉ vật lý = địa chỉ đoạn*16h+Địa chỉ offset

D. Địa chỉ vật lý = địa chỉ đoạn*10+Địa chỉ offset

Câu 3: Khi chạy đoạn chương trình: for i:= 1 to length(st) do writeln(st[i]). Với st là xâu ký tự thì nội dung thanh ghi

A. DI tăng lên 1 sau mỗi lần lặp

B. DI và SI giảm đi 1 sau mỗi lần lặp

C. SI tăng lên 1 sau mỗi lần lặp

D. DI và SI tăng lên 1sau mỗi lần lặp

Câu 4: Trong CPU với 1 đường ống thực hiện lệnh theo 5 công đoạn thì khi áp dụng kỹ thuật đường ống

A. tốc độ xử lý lệnh của CPU tăng lên 5 lần

B. tốc độ xử lý lênh của CPU còn phụ thuộc vào địa chỉ toán hạng

C. tốc độ xử lý lệnh của CPU chỉ tăng lên thực sự khi thực hiện ở cơ chế đơn nhiệm

D. tốc độ xử lý lệnh của CPUchỉ tăng lên thực sự khi thực hiện ở cơ chế đa nhiệm

Câu 5: Phép cộng nào sau đây không thực hiện được

A. Phép cộng AH và AL

B. Phép cộng BH và DL

C. Phép cộng CX và AL

D. Phép cộng CX và AX

Câu 6: Khi CPU thực hiện phép tính 10012 – 10112 thì kết quả thực hiện phép tính sẽ tác động lên bit cờ

A. CF

B. AF

C. SF

D. ZF