Câu hỏi: Khi trong hệ thống ngắt cứng có các PIC 8259 nối tầng với nhau thì từ điều khiển khởi động nào sau đây liên quan trực tiếp

A. ICW1

B. ICW2

C. ICW3

D. ICW4

Câu 1: Trong hệ thống ngắt cứng biết yêu cầu ngắt của thiết bị UART 8250/16450 tương ứng với tín hiệu IRQ4 của PIC 8259 “chủ”, để cấm IRQ4 kích hoạt hệ thống ngắt cứng thì

A. bit D4 của thanh ghi mặt nạ ngắt được đặt bằng 0

B. bit D4 của thanh ghi mặt nạ ngắt được đặt bằng 1

C. bit D4 của thanh ghi mặt nạ ngắt được đặt bằng 1 và các bit còn lại được đặt bằng 0

D. bit D4 của thanh ghi mặt nạ ngắt được đặt bằng 0 và các bit còn lại được đặt bằng 1

Câu 2: Trong hệ thống ngắt cứng biết yêu cầu ngắt của bàn phím tương ứng với tín hiệu IRQ1 và giả sử bàn phím có tín hiệu yêu cầu vào ra theo ngắt cứng thì giá trị trong thanh ghi nhận yêu cầu ngắt IRR của PIC số 1 có thể là

A. E0h

B. 1Fh

C. 11h hoặc E0h

D. 11h hoặc F1h

Câu 3: Chức năng nào sau đây không thuộc về PIC 8259 trong hệ thống ngắt cứng của PC/AT

A. Ghi nhận được 8 yêu cầu ngắt

B. Cho phép chọn và phục vụ các yêu cầu ngắt theo mức ưu tiên

C. Cung cấp cho CPU chương trình con phục vụ ngắt tương ứng với yêu cầu ngắt IRQi

D. Cho phép hoặc không cho phép các yêu cầu ngắt IRQi kích hoạt hệ thống ngắt

Câu 4: Để hệ thống máy tính không thực hiện yêu cầu ngắt IRQi từ thiết bị vào/ra thì

A. Đặt bít thứ i của thanh ghi mặt nạ ngắt IMRi=1 và xóa bit cờ ngắt IF của thanh ghi cờ trong CPU=0

B. Đặt bít thứ i của thanh ghi mặt nạ ngắt IMRi=1 hoặc xóa bit cờ ngắt IF của thanh ghi cờ trong CPU=0

C. Đặt bít thứ i của thanh ghi mặt nạ ngắt IMRi=1 và thiết lập bit cờ ngắt của thanh ghi cờ trong CPU=1

D. Đặt bít thứ i của thanh ghi mặt nạ ngắt IMRi=1 hoặc thiết lập bit cờ ngắt của thanh ghi cờ trong CPU=1

Câu 5: Giả sử nội dung của OCW1 là 55(h) thì IRQ nào sau đây bị cấm (che chắn) bởi PIC

A. IRQ7, IRQ5, IRQ3, IRQ1

B. IRQ6, IRQ4, IRQ2, IRQ0

C. IRQ1, IRQ2, IRQ3

D. Tất cả các IRQ

Câu 6: Mạch điện tử quét phím trong kiến trúc bàn phím theo phương pháp tạo mã quét có

A. Bộ đếm nhị phân và mạch mã hóa

B. Bộ đếm nhị phân và mạch giải mã 2-4

C. Mạch giải mã

D. Mạch mã hóa và giải mã