Câu hỏi: Khả năng quản lý bộ nhớ vật lý của CPU phụ thuộc vào

A. Số đường bus địa chỉ

B. Số đường bus dữ liệu

C. Các đường địa chỉ và đường dữ liệu

D. Số lượng đường địa chỉ và đường dữ liệu

Câu 1: Trong một đoạn chương trình viết bằng ASM có đoạn mã sau: MOV Ax,[Bx] ;Ý nghĩa của lệnh trên là

A. Đưa nội dung của BX vào Ax

B. Đưa nội dung ô nhớ có địa chỉ logic nằm trong Bx vào Ax

C. Đưa nội dung ô nhớ có địa chỉ vật lý nằm trong Bx vào Ax

D. Đưa nội dung ô nhớ có địa chỉ đoạn nằm trong DS, địa chỉ offset nằm trong Bx vào Ax

Câu 2: Trong chế độ thực ô nhớ có địa chỉ vật lý là 4BCE0h có thể tương ứng với địa chỉ logic:

A. 4ACEh:1010h

B. 4ACEh:1100h

C. 4BCEh:0010h

D. 4 BCDh:0010h

Câu 3: Trong kiến trúc xử lý 16 bít, cặp thanh ghi DS: SI

A. trỏ đến ô nhớ trong đoạn dữ liệu

B. trỏ đến ô nhớ trong đoạn dữ liệu đích

C. trỏ đến đoạn nhớ chứa ô nhớ trong đoạn dữ liệu

D. trỏ đến ô nhớ chứa xâu ký tự

Câu 4: Trong chế độ thực ô nhớ có địa chỉ logic 3ACFh:1000h có địa chỉ vật lý là

A. 4BCF0h

B. 3BCE0h

C. 3BCF0h

D. 3BDF0h

Câu 5: Trong chế độ thực  ô nhớ có địa chỉ logic 3001h:A599h có địa chỉ vật lý là

A. 3A5A9h

B. 3A609h

C. D59Ah

D. 3A59Ah

Câu 6: Để thực hiện việc đọc/ghi dữ liệu giữa CPU và bộ nhớ cần sử dụng đến

A. chỉ Bus dữ liệu là đủ

B. Bus dữ liệu để truyền dữ liệu và bus điều khiển để điều khiển việc truyền dữ liệu

C. Bus dữ liệu và bus địa chỉ

D. Cả bus dữ liệu bus điều khiển và bus địa chỉ